光敏器件和具有内电路 系统的光敏器件 【技术领域】
本申请是第00128434.7号发明专利申请的分案申请。上述母案的内容在这里一并引入。
本发明涉及一种光敏器件，以及具有内电路系统的光敏器件，用于支持写入操作的光学拾取器等。
背景技术
光学拾取器用于光盘设备，例如，CD-ROM或DVD(数字视频光盘)设备。近些年来，光盘设备的操作速度不断得到提高，已经具有在更高的速度下处理例如移动图像数据这样的大量数据的趋势。在这样的背景下，就有了提高光学拾取器操作速度的强烈要求。
在过去的数年间，已经开发出能够在光盘上进行写数据的光盘设备，例如，CD-R/RW和DVD-R/RAW。这样的光盘设备是能够实现将信息写在光盘上地写入操作的，这是通过在盘上基于激光诱发热导致的染料相变而实现的。高能激光照射到光盘上，且由此反射的光被射入光电二极管。因此，在写入操作期间比读出操作期间有更大量的激光照射到光电二极管。对更高速的这样的可写光盘介质也具有强烈的需求。
图1A和1B图解说明了常规的光电二极管1000的结构，它公开于日本专利申请公开9-153605。如图1A所示，该光电二极管1000包括在第一导电类型半导体基底84上设置的第二导电类型的外延层85。第二导电类型的外延层85被第一导电类型的扩散层87和88分成多个区域。在各被分的区域之间的接合处和第一导电类型半导体基底84的下面部分构成了光电二极管1000。
前述结构的常规光电二极管1000的响应速度是CR时间常数的一个函数，从而是光电二极管的电容(C)和电阻(R)的函数，而较接近于基底84的耗尽层86的侧面上产生的载流子的迁移距离，通过扩散移动。
因此，根据该常规技术，第一导电类型的半导体基底84中的杂质浓度规定在如图1 B所示的低水平，以便于获得第一导电类型的半导体基底84中宽阔的耗尽层86，图1B图示的是在图1A中沿线a-a′横截面的杂质浓度图谱。结果，光电二极管1000的结电容降低，从而降低了CR时间常数，而因此增加了光电二极管1000的响应速度。而且，由于耗尽层86深深地延伸进基底84，在基底84中相当深部分产生的载流子不必通过扩散远距离移动，从而也增加了光电二极管1000的响应速度。
决定着光电二极管响应速度的CR时间常数中的C成分，也可以通过增加基底84的电阻系数直至某一值而被减少。因此，如图2中所示，光电二极管的响应速度(即截频)被提高，直至基底84的电阻系数达到那个值。然而，进一步增加基底84的电阻系数高于那个值会导致阳极端的串联电阻增加(这有助于R成分的增加)，使得作为CR时间常数的函数的光电二极管的响应速度减少而不是增加，如图2中所示。
因此，为了进一步增强光电二极管的响应速度，例如，日本专利申请公开61-154063，提出具有如图3所示结构的光敏器件2000，其中光电二极管装配在分层基底上，该分层基底通过在P-型低电阻基底141上形成P-型高电阻晶体生长层142而得到。
如图3所示的光敏器件2000包括N-型外延层143、P-型分离扩散层144、N-型接触区145、N-型嵌入区146、P-型基区147、N-型发射极区148、二氧化硅膜149，电极配线层150a、150b和150c，用于探测光信号的光电二极管结构部分180，和用于处理探测到的信号的电路结构部分190。
高电阻晶体生长层142包括自动掺杂层142a，从低电阻基底141开始杂质浓度逐渐降低，而层142b具有恒定的杂质浓度。根据该常规技术，高电阻晶体生长层142易于将耗尽层160延伸进基底141，从而降低结电容。而且，在阳极端的串联电阻通过P-型低电阻基底141被降低，基底141的位置比耗尽层160的宽阔区域低得多。结果，光电二极管的C成分和R成分(确定响应速度)均被降低，从而增强光敏器件2000的响应速度。
为了通过使用前述的分层基底，提高光电二极管的响应速度，必需通过让耗尽层160充分地延伸进高电阻晶体生长层142以降低结电容。因此，需要增加高电阻晶体生长层142的电阻系数直至1000Ωm，这相当于在外延生长下的最大的可控制电阻系数，且规定高电阻晶体生长层142的厚度是约20μm(其中高电阻层的恒定杂质浓度部分142b厚约13μm)，以便于耗尽层160充分地延伸进高电阻层的恒定杂质浓度部分142b。在高电阻晶体生长层142没有延伸到的区域中的任何增加会导致阳极端的串联电阻的增加，从而阻碍响应速度的提高。
对于支持写入操作的光学拾取器，通过激光照射到光盘上的光量随写入速度按比例增加，从而由光盘反射的和进入光电二极管的激光量也增加。如果进入光电二极管的光量超过一定量，光电二极管的响应速度会降低。
图4显示的是基于入射光量具有如图1所示结构的光电二极管的响应速度的相关性(即截频)。由图4可见，随着进入光电二极管的光量超过一定的量，光电二极管的响应速度(即截频)降低。也可以看出随着基底的电阻系数的增加响应速度中这样的降低变得更明显了。
【发明内容】
本发明的目的是克服现有技术的缺陷，提供一种光敏器件，其既能够保持光电二极管的性能，并提高其响应速度。
为了实现上述目的，本发明提供一种光敏器件，包括：第一导电类型的半导体基底；在半导体基底上形成且与半导体基底相比具有较低杂质浓度的第一导电类型的半导体层；在第一导电类型的半导体层上形成的第二导电类型的半导体层；和至少一个第一导电类型的扩散层用于将第二导电类型的半导体层分成多个第二导电类型的半导体区域，其中至少一个光电二极管部分是在多个第二导电类型的半导体区域中的至少一个和第一导电类型的半导体层之间的结合处形成的，以及其中第一导电类型的半导体层具有包含13μm至17μm的厚度和包含100Ωcm至1500Ωcm的电阻系数。
或者，提供一种光敏器件，包括：一分层基底，包括第一导电类型的半导体基底和在半导体基底上形成的、且与半导体基底相比具有较低的杂质浓度的第一导电类型的半导体层；在该分层基底的第一导电类型的半导体层上形成的第二导电类型的半导体层；和至少一个第一导电类型的扩散层用于将第二导电类型的半导体层分成多个第二导电类型的半导体区域，其中至少一个光电二极管部分是在多个第二导电类型的半导体区域中的至少一个和第一导电类型的半导体层之间的结合处形成的，以及其中第一导电类型的半导体层具有包含13μm至17μm的厚度和包含100Ωcm至1500Ωcm的电阻系数。
在本发明的一个实施方案中，半导体基底具有包含1Ωcm至20Ωcm的电阻系数。
在本发明的另一个实施方案中，在半导体基底的背面配置一电极，其中该电极与配置在第二导电类型的半导体层一表面上的一阳极电极电连接。
或者，提供一种光敏器件，包括：一第一导电类型的半导体基底；在半导体基底上形成且与半导体基底相比具有较高杂质浓度的第一导电类型的第一半导体层；在第一导电类型的第一半导体层上形成且与半导体基底相比具有较低杂质浓度的一第一导电类型的第二半导体层；和在第一导电类型的第二半导体层上形成的一第二导电类型的半导体层；和至少一个第一导电类型的扩散层用于将第二导电类型的半导体层分成多个第二导电类型的半导体区域，其中至少一个光电二极管部分是在多个第二导电类型的半导体区域中的至少一个和第一导电类型的第二半导体层之间的结合处形成的，以及其中第一导电类型的第二半导体层具有包含9μm至17μm的厚度和包含100Ωcm至1500Ωcm的电阻系数。
或者，提供一种光敏器件，包括：一分层基底，包括一第一导电类型的半导体基底和在半导体基底上形成的且与半导体基底相比具有较高的杂质浓度的第一导电类型的第一半导体层；在该分层基底的第一导电类型的第一半导体层上形成且与半导体基底相比具有较低的杂质浓度的第一导电类型的第二半导体层；在第一导电类型的第二半导体层上形成的一第二导电类型的半导体层；和至少一个第一导电类型的扩散层用于将第二导电类型的半导体层分成多个第二导电类型的半导体区域，其中至少一个光电二极管部分是在多个第二导电类型的半导体区域中的至少一个和第一导电类型的第二半导体层之间的结合处形成的，以及其中第一导电类型的第二半导体层具有包含9μm至17μm的厚度和包含100Ωcm至1500Ωcm的电阻系数。
在本发明的一个实施方案中，半导体基底具有的杂质浓度等于或小于1/100的第一导电类型的第一半导体层中的最高杂质浓度。
在本发明的另一个实施方案中，通过CZ方法生产半导体基底，且其具有20Ωcm至50Ωcm的电阻系数。
在本发明的又一个实施方案中，第一导电类型的第一半导体层具有1×1017cm-3或更多的最高杂质浓度。
在本发明的再一个实施方案中，第一导电类型的第一半导体层通过涂敷和扩散形成。
在本发明的又一个实施方案中，第一导电类型的第一半导体层具有从半导体基底向第二导电类型的半导体层的表面杂质浓度逐渐增长的区域，并且其中具有约1/100的整个第一导电类型的第一半导体层的最高杂质浓度的部分存在于离第二导电类型的半导体层的表面约38μm或更少的深度。
或者，提供具有内电路系统的电路内置类型的光敏器件，包括：一前述光敏器件；一信号处理电路部分，设置在与光敏器件的第二半导体类型的半导体层的结合处的所述至少一个光电二极管部分不同的区域中，该信号处理电路系统用于处理被该至少一个发光二极管部分探测到的信号。
优选地，在第一导电类型的半导体层或第一导电类型的第二半导体层的一个区域的至少一部分内，设置一第一导电类型的高浓度扩散层，该区域不同于所述至少一个发光二极管部分，该高浓度扩散层在第一导电类型的半导体层的一表面部分或第一导电类型的第二半导体层的一表面部分形成。
【附图说明】
在阅读和理解下面的详细说明、并参照附图的基础上，本发明的这些和其它优点对本领域技术人员是显而易见的。
图1A描述的是常规光电二极管的横截面图。
图1B显示的是沿图1A中线a-a′的杂质浓度分布图。
图2显示的是基底电阻系数和常规光敏器件的响应速度(截频)之间的关系图。
图3是说明常规光敏器件的横截面图。
图4显示的是基于入射光量的具有图1A和1B中所示结构的光电二极管的响应速度(即截频)的相关性的实验图。
图5说明在少量光通过光电二极管接收的情况下，如图1A和1B所示结构的光敏器件中的光电二极管电位水平的瞬时变化的模拟结果图。
图6说明在大量光通过光电二极管接收的情况下，如图1A和1B所示结构的光敏器件中的光电二极管电位水平的瞬时变化的模拟结果图。
图7说明在少量光通过光电二极管接收的情况下，如图1A和1B所示结构的光敏器件中的光电二极管载流子密度分布的瞬时变化的模拟结果图。
图8A是说明用来被发明人模拟实施的，本发明的光电二极管的横截面图。
图8B显示的是沿图8A中线a-a′的杂质浓度分布图。
图8C显示的是本发明实施例1的光敏器件的横截面图。
图9显示光电二极管的耗尽层中响应时间和场强之间关系的模拟结果和实测图。
图10A和10B显示在按照具有如图8A所示结构的光敏器件的光电二极管的情况下，载流子密度分布的瞬时变化图。
图11A和11B分别显示在按照具有如图8A所示结构的光敏器件的光电二极管的情况下，在没有光照和光照之后即时的场强分布轮廓图。
图12显示在通过按照如图8C所示光敏器件的光电二极管接收少量光的情况下，基于耗尽层厚度的响应速度(即截频)的相关性图。
图13A显示的是本发明实施例2的光敏器件的横截面图。
图13B显示的是沿图13A中的线c-c′的杂质浓度分布图。
图14A至14C分别显示的是沿着按照如图13A和13B所示的光敏器件的用于模拟研究的光电二极管的深度方向的杂质浓度分布图。
图15A显示的是在具有如图14C所示的杂质浓度轮廓的光电二极管中，进行脉冲光照射(脉冲宽度：10μsec)之后2nsec时得到的载流子平面分布图。
图15B显示的是在具有如图14B所示的杂质浓度轮廓的光电二极管中，进行脉冲光照射(脉冲宽度：10μsec)之后2nsec时得到的载流子平面分布图。
图16A显示的是具有15μm厚度P-型外延层的光电二极管中，进行脉冲光照射(脉冲宽度：10μsec)时得到的载流子平面分布图。
图16B显示的是具有20μm厚度P-型外延层的光电二极管中，进行脉冲光照射(脉冲宽度：10μsec)时得到的载流子平面分布图。
图17显示的是按照如图13A和13B所示的光敏器件的耗尽层的场强和光电二极管的响应速度模拟结果图，其中二极管接收大量光。
图18显示的是由于杂质浓度梯度产生的扩散电位和杂质浓度之间的关系图。
图19显示的是具有根据本发明一个实施方案的内电路系统的光敏器件结构的横截面图。
【具体实施方式】
下面，本发明通过例举实施例的方式，并参照附图进行说明。
如前所述，当具有如图1或3所示结构的常规光电二极管用作写入操作的光电二极管时，在接收大量光时就会有响应速度降低的问题。
通过器件模拟在通过光电二极管接收大量光时载流子密度和电位的瞬时变化，发明人进行了分析。模拟的结果，获悉了如下情况的响应速度降低。在接收大量光时产生的大量载流子在结附近积聚，导致了电位分布变得平坦，且因此产生驱动载流子朝向结的较弱的力，这样使得载流子会发生迁移，如果有的话只是通过扩散。图5和6说明在光电二极管中电位水平的瞬时变化的模拟结果，针对光电二极管在读出操作中接收少量光的情况(图5)，和针对在6倍速写入操作中光电二极管接收大量光的情况(图6)。图7说明在通过光电二极管接收大量光情况下，载流子密度的瞬时变化的模拟效果。值得注意的是图5至7的模拟结果是通过使用如图1所示常规结构获得的。
由图5可以看出，当接收少量光时在结附近无电位变化。而另一方面，从图6中可以看出，伴随着光入射的时间的消逝，基底电位增加。而且，图7显示当接收大量光时在PN结的附近和基底中载流子积聚。这是因为当接收大量光时在耗尽层和基底中产生大量载流子，从而增加了基底电位。由于在结附近的场强被减少，几乎没有力量驱动载流子，让更多的载流子积聚，这样使得基底电位再次增加。通过这样的重复，结附近的电位分布变得平坦，这样使得载流子不得不通过扩散迁移一个长距离，这是响应速度降低的原因。
下面将介绍发明人是如何分析载流子积聚原因和实现本发明的。
由如上所述的图4可以看出，在接收大量光时响应速度降低的速率随着基底电阻系数的降低而越来越小。由于实施同样的反向偏压，耗尽层的厚度随着基底电阻系数的降低而变小，这样在跨越耗尽层时采用更强的电场。随着更强电场的使用，有更强的力将载流子从结附近驱出，这样防止了载流子积聚。这大概是在接收大量光时，随着基底电阻系数的降低响应速度越来越快的原因，虽然耗尽层的厚度降低了。
因此，发明人实施器件模拟以检验在接收大量光(350μW)时耗尽层中的场强对光电二极管的响应速度的影响。通过使用具有图8A所示结构和图8B(对应于图8A中线b-b′)所示杂质浓度轮廓的光电二极管100进行该模拟。该光电二极管100具有的分层结构包括在P-型低电阻基底181上形成的P-型高电阻层182，和在P-型高电阻层182上形成的N-型半导体层183。N-型半导体层183被P-型扩散层184和185分成多个区域。由于光电二极管100具有如图8B所示的杂质轮廓，这样使得在P-型低电阻基底181和P-型高电阻层182之间以逐步的方式进行浓度变化，耗尽层延伸进基底181和P-型高电阻层182之间的界面。基底的电阻系数是如此的低，使得阳极电阻的影响忽略。
当照射大量脉冲光时通过模拟获得光电二极管100的响应，并且基于场强的响应速度的相关性通过改变采用的反向偏压进行研究。图9显示的是基于场强响应时间tf(90％→10％)的相关性的模拟结果，该响应时间tf(90％→10％)指的是在脉冲光照射到光电二极管100上之后，光电流从其最大值的90％降低到10％所需要的时间。从图9中可见，光电二极管100的响应速度随着耗尽层的场强的降低而降低。
而且，为了研究响应速度降低的原因，发明人检测了沿着脉冲光(脉冲宽度：100μsec)照射之后的深度方向光电二极管100的载流子密度分布的瞬时变化。结果示于图10A和10B。图10A显示的是耗尽层中的场强是0.16V/μm的情况。图10B显示的是耗尽层中的场强是0.4V/μm的情况。由图10A可见，在耗尽层中为低场强的情况下，在脉冲光照射之后即刻，结附近(约2μm深处)有大量载流子积聚。例如，在结附近有1012cm-3的载流子积聚。向N-型半导体层驱动积聚载流子要花费相当长的时间(例如，10ns或更多)的事实证明响应速度降低。在另一方面，如图10B所示，耗尽层附近的载流子密度几乎不变化，表示没有载流子积聚。
图11A和11B分别显示了无光照射和脉冲光照射(脉冲宽度：10μsec)之后即刻的场强分布轮廓。从图11A可见，结附近的场强由于载流子积聚而进一步降低，在这种情况下在耗尽层中使用0.1 6V/μm的场强有载流子积聚。驱动积聚载流子朝向N-型半导体层的降低的力量证明响应速度大大降低。而另一方面，如图11B所示，不管是否有光照或是无光照，耗尽层的场强实质上是相同的，在这种情况下在耗尽层中使用0.4V/μm的场强没有载流子积聚。
因此，发现在接收大量光时(即在写入操作期间)响应速度降低的原因是结附近的载流子积聚，它可以通过增强耗尽层中的场强来减轻。
然而，在实际的光电二极管中，为了增强耗尽层中的场强而增加使用的反向偏压，由于采用的电压波动还增加了噪音。因此，使用的电压不能变动太大。使用的电压不能变动太大的另一个原因是事实上设备中这样的光电二极管与LSI(如果有的话)分享同一电源。
(实施例1)
图8C显示的是本发明实施例1的光敏器件200。其对应物出现在图3所示的光敏器件2000中的该组件以同样所用的引用数字表示。光敏器件2000具有P-型外延层242，该外延层依次包括从低电阻基底141开始逐步降低杂质浓度的自动掺杂层242a和具有恒定杂质浓度的层242b。依照光敏器件2000，形成P-型外延层(P-型高电阻晶体生长层)242，以便于比在如图3所示的常规光敏器件2000中的其对应物更薄，从而限制耗尽层，并增强耗尽层场强。
为了通过使用前述的分层基底141以提高响应速度，必需通过让耗尽层160充分地延伸进高电阻层242以降低结电容。因此，需要增加P-型外延层242的电阻系数至约1000Ωcm，这相当于在外延生长下的最大可控制的电阻系数，且规定高P-型外延层242的厚度是约20μm(其中高电阻层的恒定杂质浓度部分242b厚约13μm)。在该区域中耗尽层没有延伸进的P-型外延层242的任意增加会导致阳极端的串联电阻的增加，这样依次阻碍了响应速度的提高。
实际生产的其中P-型外延层242厚度变化的图8C所示的光敏器件2000的响应，在接收大量光的情况下和接收少量光的情况下进行测量。结果示于下列表1。表1还显示了耗尽层的厚度和不同P-型外延层242厚度的耗尽层的场强。
表1 P-型高电阻 外延层厚度 耗尽层 厚度 耗尽层 场强少量光(10μW) 大量光(350μW) fc(-dB) tf(90％-10％) [μm] [μm] [V/μm] [Hz] [ns] 12.5 4.7 0.55 10M 4.1 15 6.5 0.40 18M 4.8 17.5 7.9 0.33 20M 7.6 20 9 0.29 28M 10.5 22.5 10 0.26 38M 12.3 所需能力(6倍速写，32倍速读) 15M或以上 8或以下
由于P-型外延层242包括具有不同杂质浓度的区域(即，自动掺杂层242a)，如表1所示，耗尽层厚度比P-型外延层242的厚度小。
图9显示了实际测量值，显示出在接收大量光时的响应速度和耗尽层的场强之间的关系，所涉及的测量条件列于表1。如图9所示，随着耗尽层场强的增加响应速度增加，具有与前述模拟结果相称的相关性水平。因此，可以看出在接收大量光时的响应速度很大程度上由耗尽层的场强决定，且几乎不由耗尽层厚度决定。这也符合所推测的结附近场强上载流子积聚的极大的相关性，因为如图10A(它描述了在前述模拟中响应速度降低的情况下的载流子分布)所示结附近(约2μm的深度)发生载流子积聚。
在另一方面，如上述表1可见，在接收少量光时的响应速度随着耗尽层厚度的减少而降低。这是因为耗尽层厚度的减少导致电容成分的增加和在耗尽层之下产生的载流子通过扩散迁移的距离增加。
如上所述，如图8C所示结构的光敏器件200的响应速度在接收大量光时通过减少P-型外延层242的厚度而增加耗尽层场强的方式可以得到提高。然而，P-型外延层242的厚度过度的减少会导致在接收少量光时响应速度的降低。因此，必需根据接收大量光时(如在写入操作中)的所需响应速度和接收少量光时(如在读出操作中)所需响应速度对P-型外延层242的厚度进行优化。
对图8C所示的光敏器件200的结构进行更详细的描述。
本发明的本实施例的光敏器件200可以通过采用生产具有如图3所示结构的常规光敏器件2000的同样方法生产。根据本实施例的光敏器件200的特征差异在于P-型外延层(P-型高电阻晶体生长层)242的厚度和电阻系数。确定P-型外延层242的厚度和电阻系数以便于满足下式：
Ed≥0.3V/μm
其中Ed表示当对光敏器件200实施反向偏压操作时耗尽层160中产生的平均场强。
规定上述方式的耗尽层场强的原因如下。通过增加耗尽层场强，驱动存在于结附近的光载流子的力增加以便于使响应速度的减少最小化，这是由于当光敏器件200接收大量光时有载流子积聚。现在，对于支持写入操作的CD拾取器需要6倍速写能力。由上述图9可见，用于6倍速写能力必需的响应速度可以通过规定耗尽层场强为约0.3V/μm或更多而被实现。
而且，不仅写入操作的响应速度还是读出操作的响应速度对支持写入操作的光电二极管都是至关重要的。目前，需要32倍速读能力。图12显示了由上述表1所示的试验数据评价的接收少量光时耗尽层厚度和响应速度之间的关系。为了获得32倍更快的反应速度，必需使响应频率是23MHz以上，其依次需要光电二极管的频率特性以不低于15MHz的频率下的1dB下降。根据图12，32倍速读能力所必需的响应速度可以通过规定耗尽层厚度为约5μm以上来实现。
为了完全满足用于写入操作和读出操作的前述响应速度的需要，优选耗尽层的场强是约0.3V/μm或更多，而耗尽层厚度是约5μm或更多。依次需要P-型外延层242的厚度优选在约13μm至约17μm之间，且P-型外延层242的电阻系数优选在约100Ωcm至1500Ωcm。这些优选的范围基于发明人获得的实验结果确定的。
而且，优选P-型半导体基底141的杂质浓度不超过P-型外延层242表面的杂质浓度的103倍以防止在逐步形成N-型外延层期间，通过基底流失的、并附着在基底上形成的P-型外延层242(或恒定的杂质浓度层242b)表面的杂质展开自动掺杂层。例如，当形成P-型外延层242以便于具有约1KΩ的高电阻系数时，P-型半导体基底141中的杂质浓度是约1Ωcm，因为任何在P-型外延层242表面上的自动掺杂层中形成的杂质浓度和P-型半导体基底141中的杂质浓度一般的关系是1∶1000。因此，通过确保P-型半导体基底141中的杂质浓度不超过规定的P-型外延层242表面的杂质浓度1000倍，即使发生自动掺杂，所得P-型外延层242表面的杂质浓度不会超过预定的设计值。以减少阳极电阻为目标，只要不发生自动掺杂，基底电阻系数优选尽可能低。例如，如果基底电阻系数具有约1Ωcm的下限，其上限优选约20Ωcm或更低，以便于光敏器件稳定地大规模生产。
而且，通过在基底的底面提供阳极电极151(图8C)，并将阳极电极151与设置在光敏器件200上表面的分离扩散层144上的阳极电极152电连接，与阳极电极只设置在上表面情况相比可以进一步减少阳极电阻。结果，响应速度可以进一步提高。
(实施例2)
图13A和13B显示的是本发明的实施例2的光敏器件300的结构的横截面图。阳极电极、阴极电极、接线、保护膜等从图13A省略。
如图13A所示，光敏器件300具有分层结构，包括P-型掩埋的扩散层109，P-型外延层104和在P-型半导体基底103上形成的N-型外延层110。N-型外延层110被P-型分离扩散层107和P-型分离掩埋扩散层108分成多个区域。各被分的区域和P-型外延层104的下面部分之间的结构成光电二极管结构。如图13B所示，其显示了沿图13A线c-c′的杂质轮廓，P-型外延层104包括自动掺杂(“逐渐增加”)层104a和具有恒定电阻系数的层104b。
光敏器件300与实施例1的光敏器件200主要的不同在于，P-型掩埋扩散层109位于P-型半导体基底103和P-型外延层104之间。光敏器件300可以如下制作：硼跨越P-型半导体基底103扩散，以便于形成在其上的P-型掩埋的扩散层109，且P-型外延层104通过晶体生长而形成，之后可以与常规方法相同的方法进行。
依照实施例1的光敏器件200，通过优化P-型外延层242的厚度和电阻系数可以得到至多6倍速写能力和32倍速读能力。这是因为，减少耗尽层厚度用以增强场强导致了电容成分增加和通过扩散载流子(产生于基底中相当深的部分)移动的距离的增加。这不仅对读出操作期间的响应速度也对写入操作期间的响应速度施加了限制。
因此，根据本实施例，在P-型半导体基底103和P-型外延层104之间形成P-型掩埋扩散层109，使得P-型掩埋扩散层109起阻止产生于基底中相当深的部分的载流子的位垒的作用，从而提高了光敏器件300的响应速度。
首先，进行装置模拟以研究P-型掩埋扩散层109是如何作用的。表2显示了通过使用脉冲光(780nm、300μW)的1％响应时间tf(90％→1％)(即光电流从其最大值的90％降低到1％所需要的时间)，这是针对光电二极管部分中浓度轮廓分别如图14A、14B和14C所示的三种结构。在表2中，掩埋层厚度被定义为P-型掩埋扩散层109中最高杂质浓度的位置到接近于其表面且其中浓度为1014cm-3的位置的距离。
表2 轮廓 基底电阻系数 [Ωcm] 掩埋层厚度 [μm] tf(90％→1％) [ns] a 4 1 6 28 b 4 8 1 5 c 40 8 7.9
如本文所使用的，1％响应时间通过基底中经扩散移动的载流子确定。具有图14A和14B所示浓度轮廓的结构之间，只是P-型掩埋扩散层109的厚度被改变，同时保持P-型半导体基底103、P-型掩埋扩散层109和P-型外延层104的杂质浓度在同一水平。
具有图14A和14B所示浓度轮廓的结构，具有图14B所示轮廓的结构使响应速度大大提高。因此，可以看出在具有这样大厚度的P-型掩埋扩散层109的情况下，不能得到响应速度提高的效果，以致通过该P-型掩埋扩散层109创造的位垒不具有大的梯度。
具有图14B和14C所示浓度轮廓的结构之间，只是P-型半导体基底103的杂质浓度(电阻系数)被改变，同时保存浓度轮廓的剩余物。从图14B和14C可以看出，依靠P-型半导体基底103中的浓度，响应速度极大地改变了。
图15A显示了具有图14C所示浓度轮廓的结构之间，在脉冲光进行照射(脉冲宽度：10μsec)之后2nsec的电子浓度分布。图15B显示了具有图14B所示浓度轮廓的结构，在脉冲光进行照射(脉冲宽度：10μsec)之后2nsec的电子浓度分布。图15A和15B各显示了光电二极管部分的横截面，其中电子以点表示；高密度点的区域表示电子浓度较高。图15A和15B的实线各表示P-型掩埋扩散层109的浓度最高值。整个表面附近的较高的电子浓度被归为提供用以减少阴极电阻的N-型高浓度注入层。
从图15A可见描述了具有图14C所示浓度轮廓的结构，其中基底具有高电阻系数，且位垒具有足够的高度，比P-型掩埋扩散层109位置更深的载流子不能跨越该位垒，导致载流子积聚。在另一方面，从图15B可见描述了具有图14B所示浓度轮廓的结构，其中位垒不具有足够的高度，载流子流向该表面以便于分布在P-型掩埋扩散层109中最高浓度的附近。因此，具有图14B所示浓度轮廓的结构的响应速度的降低可归于这样的事实，这个事实就是在P-型掩埋扩散层109的基底端上产生的载流子跨越位垒作为慢电流成分。
因此，在光敏器件中掺入图13所示的P-型掩埋扩散层109，P-型掩埋扩散层109作为位垒阻止P-型掩埋扩散层109的基底端产生的载流子。结果，在P-型掩埋扩散层109的基底端上产生的载流子被阻止跨越位垒以移向该表面，且在基底中通过复合消失。而且，在从P-型掩埋扩散层109的最高浓度部分到耗尽层106范围的区域中产生的载流子通过由于P-型掩埋的扩散层109的大浓度梯度产生的内电场被加速，且因此比它们通过扩散更快地移动到耗尽层106的末端。因此，支持写入操作的光电二极管在写入操作期间的响应速度和读出操作期间的响应速度均可以被提高。该响应速度被提高的效果可以通过P-型掩埋扩散层109呈现相对P-型半导体基底103足够的浓度差和梯度来进一步增强。
接着发明人对通过改变P-型外延层104的厚度而改变耗尽层106的厚度而获得的轮廓进行模拟。表3显示了通过使用350μW光照射的响应时间tf(90％→10％)(即光电流从其最大值的90％降低到10％所需要的时间)，它是针对如图14B所示的光电二极管部分的浓度轮廓的结构的，其中P-型高电阻外延层104的厚度有变化。
表3 P-型高电阻外延层厚度 耗尽层厚度 耗层层场强 大量光(350μW) tf(90％→10％) [μm] [μm] [V/μm] [ns] 13 3 0.70 1.8 15 5 0.42 1.9 17 7 0.30 2.9 20 10 0.21 6.4 所需能力(12倍速写) 4以下
图16A显示具有厚度是15μm的P-型外延层104的结构且在脉冲光照射(脉冲宽度：10μsec)时耗尽层106具有0.42V/μm的场强的光电二极管部分中的电子浓度分布。图16B显示具有厚度是20μm的P-型外延层104且在脉冲光照射(脉冲宽度：10μsec)时耗尽层场强为0.21V/μm的结构的光电二极管部分中的电子浓度分布。图16A和16B分别显示了光电二极管部分的横截面，其中电子用点表示；高密度点的区域表示较高的电子浓度。图16A和16B的实线各表示P-型掩埋扩散层109的浓度最高值。整个表面附近的较高电子浓度被归为提供用以减少阴极电阻的N-型高浓度注入层。
从图16B可见描述了P-型外延层104是厚度为20μm的结构，载流子积聚在耗尽层106的附近。因此，耗尽层变得更大，而耗尽层的场强随着P-型外延层厚度的增加而减少，从而产生电荷积聚和较低的响应速度。
图17显示耗尽层106内场强和通过使用脉冲光(780nm，300μW)的10％响应时间tf(90％→90％)(即阴极电流降低到其最大值10％所需要的时间)之间的关系。从图17可见，通过规定P-型外延层104的厚度和电阻系数以便于满足下式，12倍速写能力(tf≤4ns)，这将是支持写入操作的下一代光电二极管所需的：
Ed′＞0.3V/μm
其中Ed′表示当对光敏器件300实施反向偏压操作时耗尽层106中产生的平均场强。规定上述方式的P-型外延层104的厚度和电阻系数的原因如下。通过增加耗尽层场强，驱动存在于结附近的光载流子的力增加以便于使响应速度的减少最小化，这是由于当光敏器件300接收大量光时载流子积聚。
为了获得耗尽层场强约0.3V/μm或更高以便于达到前述写入能力，同时使光电二极管的电容的增加最小化，优选P-型外延层104的厚度是约9μm至约17μm之间，且其电阻系数在约100Ωcm至1500Ωcm之间。P-型外延层104优选的厚度范围由表3所示的模拟数据确定，P-型外延层104优选的电阻系数范围由发明人进行的模拟结果确定。P-型外延层104优选的厚度下限设置在约9μm，因为从图14B可见，N-型外延层110和P-型外延层104之间结合处部分的浓度由于自动掺杂层104a随着P-型外延层104的厚度小于约9μm的影响会增加，从而产生结电容增加和响应速度降低。
而且，为了让本实施例的P-型掩埋扩散层109完全作为位垒，优选P-型掩埋扩散层109的最高杂质浓度等于或大于约100倍的P-型半导体基底103的杂质浓度，原因如下。
在P-型掩埋扩散层109相对于P-型半导体基底103不具有足够的高扩散电位的情况下，在P-型掩埋扩散层109的基底端上产生的载流子由于热能跨越P-型掩埋扩散层109，并达到PN结，从而使响应速度降低。操作温度范围，即约10℃至约100℃的热能在约0.03eV至约0.04eV的范围中。因此，必需提供足够高的扩散电位以废除这样的热能。为了确保10％或更少的载流子可以跨越P-型掩埋扩散层109以便于防止在基底103中产生的载流子流向光敏器件300的表面，对于P-型半导体基底103，P-型掩埋扩散层109必需具有约0.1V或更高的电位。这是因为具有热能Ee(eV)的电子跨越位垒Eb(eV)的概率是：
p＝Exp(-Eb/Ee)，
使得：
p＝Exp(-Eb/0.04)＜0.1
Eb＞-0.04×log(0.1)＝0.1
现在，杂质浓度和扩散电位之间的关系显示于图18。从图18可见，为了获得P-型掩埋扩散层109和P-型半导体基底103之间的电位差为约0.1V或以上，必需规定P-型掩埋扩散层109的最高杂质浓度等于或大于100倍的P-型半导体基底103的杂质浓度。换言之，通过规定P-型掩埋扩散层109的最高杂质浓度等于或大于100倍的P-型半导体基底103的杂质浓度，由于在P-型掩埋扩散层109基底端上产生的载流子可以改善响应速度的降低。
而且，随着P-型半导体基底103和P-型掩埋扩散层109之间的最高杂质浓度的差变大，P-型掩埋扩散层109更有效地作为位垒。通过FZ(浮区法)技术制备的基底对于减少基底的杂质浓度更为有利，但可能削弱芯片的机械强度，这将导致出现有缺陷的产品，且因此降低产量。通过CZ(提拉法)技术设备的基底是优选的，因为它预先排除了有缺陷产品和降低产量的问题。由于用CZ技术实现的最高的基底电阻系数是约50Ωm，优选使用电阻系数为约20Ωm至约50Ωm的CZ基底。因为，假定电阻系数的上限是约50Ωm，下限是约20Ωm是确保光敏器件稳定的大规模生产所必需的。
为了对P-型半导体基底103提供足够高的杂质浓度(100倍以上)，优选P-型掩埋扩散层109的最高杂质浓度是约1×1017cm-3以上。
根据膜厚度和电阻系数的可控制性，优选通过离子注入形成P-型掩埋扩散层109。然而，由于若离子在约1×1017cm-3以上的高浓度下注入会产生有缺陷的产品，因此产量会降低。为了防止由于这样的缺陷导致产量降低，优选P-型掩埋扩散层109通过涂敷且接着扩散形成。
为了提高相对脉冲光的1％响应时间，优选规定P-型掩埋扩散层109的浓度轮廓如下：
Xu＜38μm
其中，Xu表示光电二极管的表面到P-型掩埋扩散层109的基底端上存在的P-型掩埋扩散层109中的最高杂质浓度的1/100浓度水平的位置的厚度。优选这样的浓度轮廓，是因为如果位垒只在比入射光吸收至约1％以下的强度位准的位置浅的位置形成，响应慢的载流子可以被充分消除使得不能获得足够的响应速度的改善效果。现在，当具有780nm的波长的光(用于CD-ROM的应用)入射到Si上，在约38μm的深度光已经衰减至约1％以下的强度位准。因此，优选规定厚度Xu，其定义是从光电二极管的表面至P-型掩埋扩散层109的基底端上存在的P-型掩埋扩散层109中的最高杂质浓度的1/100浓度水平的位置的厚度，在约38μm以下。
类似于使用图8C所示的本发明实施例1的光敏器件200的方式，具有内电路系统的光敏器件可以通过使用本发明实施例2的光敏器件300获得，使得信号处理电路系统在N-型外延层区域中形成，该区域通过由设置在同一基底上的P-型分离扩散层107和P-型分离掩埋扩散层108与光电二极管部分分离。结果，整个拾取器系统可以被小型化，且产品成本可以被降低。
图19显示了根据本发明的一个实施方案的光敏器件400。
如图19所示的光敏器件400包括P-型半导体基底1、P-型高电阻外延层30、P-型高浓度掩埋扩散层4、P-型分离掩埋扩散层7、耗尽层5、N-型集电极区6、N-型外延层8、P-型分离扩散层9、N-型集电极接触区10、P-型基区11、N-型发射极区12、覆盖膜14、阴极接触15、阳极接触16、晶体管接触17、阴极接触区22、光电二极管结构部分80和电路系统结构部分90。P-型高电阻外延层30包括恒定电阻系数层2和自动掺杂层3。
在具有内电路系统的光敏器件中，如图19中的光敏器件400的情况下，优选形成从P-型外延层30表面开始的P-型高浓度掩埋扩散层4。结果，通过减少P-型分离掩埋扩散层7之下的电阻，可以降低阳极电阻，从而进一步增强光电二极管的响应速度。也可以通过降低电路系统部分的基底电阻防止电路和堵塞现象。
如图8C或13A所示的光敏器件200或300中，同样优选分别形成从P-型外延层242表面开始的前述P-型高浓度掩埋扩散层或P-型掩埋扩散层109。
虽然前述实施例显示P-型作为第一导电类型和N-型作为第二导电类型，但将N-型作为第一导电类型使用，和将P-型作为第二导电类型使用是可以理解的。
虽然优选在本发明的光敏器件中形成多个光电二极管部分，但本发明也适用于只设有一个光电二极管部分的实施方案。
如上所述，根据本发明，使用的分层基底包括第一导电类型的半导体基底和在其上形成的、且与使用的半导体基底相比具有较低杂质浓度以便于在其上形成光电二极管的第一导电类型的半导体层。耗尽层厚度通过调节第一导电类型的半导体层的厚度和电阻系数被降低，从而耗尽层的场强可以被增强，但没有改变施用于光电二极管的偏压。结果，由于提供了电场增强了驱动结附近的载流子的力，从而可以阻止由于在接收大量光时载流子的积聚降低响应速度。
然而，较小的耗尽层厚度导致增长的电容成分和较长的载流子通过扩散迁移的距离，所述载流子是在耗尽层下面产生的，从而导致在接收少量光时响应速度降低。因此，为了满足在读出操作期间少量光所需的响应速度和写入操作期间大量光所需的响应速度，调节第一导电类型的半导体层的厚度和电阻系数以便于实现所需的装置规格。
而且，根据本发明，具有相对高杂质浓度的第一导电类型的第一半导体层设置在杂质浓度低于半导体基底的第一半导体型的半导体基底和第一导电类型的第二半导体层之间。因此，第一导电类型的第一半导体层可以作为位垒抵抗在其基底端上产生的载流子，从而消除通过扩散长距离迁移的慢电流成分。由于在比第一导电类型的第一半导体层的最高杂质浓度部分离表面更近的位置产生的载流子通过第一导电类型的第一半导体层的内电场被加速，它们迁移至耗尽层末端的速度比其通过扩散快。结果，响应速度可以进一步提高。
如上所述，本发明提供了一种支持写入操作的光敏器件，以及具有内电路系统的光敏器件，这样阻止了由于在写入操作期间接收大量光时载流子积聚的响应速度降低，从而使在读出操作期间接收少量光时的响应速度和写入操作期间接收大量光时的响应速度均被提高。
在不脱离本发明的范围和精神的情况下，多种其它变化对本领域技术人员是显而易见的，且能容易地实施。因此，并不意味着本发明附加的权利要求的范围被本文前述内容所限制，相反权利要求解释的内容是宽范围的。