背景技术
由于电子科技的进步及需求，各种电子相关产品无不朝向小型化及多
功能化的方向发展，并带动相关半导体制作工艺技术朝向更高的积极度迈
进。为了使封装后的芯片体积更小、复杂度更高，诸如覆晶(Flip Chip，FC)
封装、球脚格状数组(Ball Grid Array，BGA)封装以及芯片尺寸封装(Chip
Scale Package，CSP)等封装技术更广为产业界所利用。此外，电路板(PCB)
方面，为了提高线路密度，也应用了例如增层法(Build-Up)或迭层法
(Lamination)等形成具有多层线路的电路板，而上述的覆晶封装及BGA
封装所使用的封装基板也在此应用范围内。然而，无论是封装基板或是多
层电路板，都具有多个贯穿多层基板的导电通孔，以连接不同的图案化线
路层，以作为不同线路之间的信号连接路径。
请依序参考图1A～图1D，其分别绘示现有的一种导电通孔制作工艺的
剖视图。
首先，如图1A所示，提供一基板100，其上下表面分别具有一铜箔102，
并例如以激光钻孔(Laser Drilling)或机械钻孔(Mechanical Drilling)
的方式，在基板100上形成一贯孔104。接着，如图1B所示，对基板100
进行全面镀铜步骤，以分别在铜箔102的表面及贯孔104内壁形成一铜金
属层110。最后，如图1C所示，进行塞孔(Plugging)步骤，其以印刷
(Printing)的方式，将塞孔用油墨106填入贯孔104中，并完成导电通
孔制作工艺，其中塞孔的主要目的在于防止水气进入贯孔104中，因而造
成爆米花效应(Popcorn Effect)。
在完成上述的导电通孔制作工艺后，便可对铜金属层110进行图案化
(Patterning)的步骤，其先利用光刻方法，经过光致抗蚀剂涂布及曝光、
显影等动作，限定出光致抗蚀剂的形状，再以图案化的光致抗蚀剂为光掩
模，并通过蚀刻铜金属层110而在基板100的上下表面分别形成图案化线
路层110a、110b，而得到如图1D所绘示的单层线路板150。在图1D中，
位于基板100上下表面的图案化线路层110a与110b，可分别通过导电层
110c相互导通，而应用于多层线路板时，二个以上的不同的图案化线路层
更可通过导电通孔相互连接，以达到信号传递的目的。值得注意的是，由
于导电通孔在形成时需牺牲部分的基板表面的可布线空间，以形成贯孔以
及着陆垫(Land Area)，而导电通孔的孔径也有其最小尺寸上的限制，因
此导电通孔的配置为提高线路集成度的重要关键。
由于上述的每一导电通孔仅能提供单一的信号连接路径，为了增加导
电通孔的利用性，现有更提出可提供多重信号连接路径的导电通孔结构。
请参考图2，其绘示现有的另一种导电通孔的加工示意图。现有的在形成导
电通孔220内壁上的导电层210之后，通过激光250在导电层210上烧蚀
(ablation)出多个槽沟230，以将导电层210分割为多个独立的次导电层
210a，而每个次导电层210a将可分别提供不同的信号连接路径。
然而，为了确保相邻的次导电层210a完全分离，上述的利用激光切割
铜金属层210的方式将无可避免地对铜金属层210外围的部分基板200造
成破坏，且覆盖于基板200上的玻纤(glass fiber)层(未绘示)及铜金
属层210都不易被激光移除，故需使用较长的加工时间及较大的激光能量，
因而造成生产成本的增加。此外，更由于激光250的加工面较为狭小，因
此由激光250所形成的槽沟230也较为狭窄，而在进行塞孔步骤时，将使
得油墨206无法完全填入槽沟230内而形成空孔(void)，进而影响整体线
路结构的电性表现(electrical performance)以及可靠度(reliability)。
发明内容
因此，本发明的目的在于提供一种导电通孔制作工艺，用以在单一贯
孔之内形成多条独立导线，而提供多重的信号连接路径。
基于上述目的，本发明提出一种导电通孔制作工艺，其可在单一贯孔
中制作多个导线。此导电通孔制作工艺首先提供一基板，其例如具有一第
一表面以及对应的一第二表面。接着，在基板上形成贯孔，且此贯孔连接
第一表面与第二表面。然后，在基板上形成一光致抗蚀剂层，且此光致抗
蚀剂层覆盖贯孔内壁、第一表面以及第二表面。之后，在光致抗蚀剂层上
形成多个槽道，其中每一槽道分别自第一表面经由贯孔内壁，而延伸至第
二表面，且此各槽道分别暴露出部分贯孔内壁、部分第一表面以及部分第
二表面。接着，在每一槽道内填入一导电材质，以形成多个导线，且这些
导线分别自第一表面经由贯孔内壁，而延伸至第二表面。最后，移除光致
抗蚀剂层，而将多个导线制作在同一贯孔内。
此外，本发明还提出另一种导电通孔制作工艺，其可在单一贯孔中制
作多个导线。此导电通孔制作工艺首先提供一基板，其例如具有一第一表
面以及对应的一第二表面，并形成贯孔在基板上，且此贯孔连接第一表面
与第二表面。接着，在基板上形成一导电层，且导电层是覆盖贯孔内壁、
第一表面以及第二表面。然后，在导电层上形成多个条状光致抗蚀剂，其
中每一条状光致抗蚀剂分别自第一表面经由贯孔内壁，而延伸至第二表面。
之后，移除条状光致抗蚀剂所暴露的部分导电层，以分别形成多个导线，
且这些导线分别自第一表面经由贯孔内壁，而延伸至第二表面。最后，移
除条状光致抗蚀剂，而将多个导线制作在同一贯孔内。
基于上述，本发明的导电通孔制作工艺可先进行光刻制作工艺而在预
先形成有贯孔的基板上形成具有多个沟槽的图案化光致抗蚀剂层，再以例
如电镀或沉积的方式在沟槽内形成多条导线。此外，本发明的导电通孔制
作工艺也可先在形成有贯孔的基板上全面性地镀上一金属层，再通过图案
化的光致抗蚀剂作为光掩模而对金属层进行蚀刻，以形成多条导线。因此，
本发明的导电通孔制作工艺通过光刻后的光致抗蚀剂图案，配合电镀、沉
积或蚀刻等方式，而形成多重导线于同一贯孔内。
具体实施方式
请参考图3A～图3F，其依序绘示本发明的较佳实施例的第一种导电通
孔制作工艺的局部立体剖视图。
首先，如图3A所示，提供一基板302，其例如具有一第一表面302a
以及对应的一第二表面302b，并且如图3B所示，在基板302上形成至少一
贯孔304，且贯孔304连接第一表面302a与第二表面302b，其中形成贯孔
304的方法例如包括激光钻孔或机械钻孔等加工方式。
接着，如图3C所示，在基板302上全面性地形成一光致抗蚀剂层310，
且光致抗蚀剂层310覆盖贯孔304的内壁、第一表面302a以及第二表面
302b，其中光致抗蚀剂层310为高深宽比(high aspect ratio)光致抗蚀
剂，并可以旋涂(spin coating)液态光致抗蚀剂(liquid PR)或使用电
着光致抗蚀剂(Electro-Deposited PR)等方式覆盖于上述的表面。然后，
如图3D所示，对光致抗蚀剂层310进行曝光及显影等步骤，以在光致抗蚀
剂层310上形成多个槽道312，其中每一槽道312是自第一表面302a经由
贯孔304的内壁，而延伸至第二表面302b，且每一槽道312暴露出部分的
贯孔304的内壁、部分的第一表面302a以及部分的第二表面302b。值得一
提的是，除上述的曝光、显影之外，本发明的第一种导电通孔制作工艺也
可通过例如激光烧蚀(laser ablation)等其它方式来形成上述的槽道312。
之后，如图3E所示，通过例如电镀或沉积等方式，在每一槽道312内
填入一导电材质(例如可为铜)，以形成多条彼此独立的导线320，其中每
一条导线320是自第一表面302a经由贯孔304的内壁，而延伸至第二表面
302b。最后，如图3F所示，移除光致抗蚀剂层310，而完成本发明的导电
通孔300。
本发明的第一种导电通孔制作工艺是先利用光刻的方式，在一具有贯
孔的基板上形成具有多个沟槽的图案化光致抗蚀剂层，且这些沟槽可延伸
经过同一贯孔，再通过例如电镀或物理沉积、化学沉积等方式将导电材料
填入于这些沟槽之内，以在光致抗蚀剂层的这些沟槽内分别形成一导线。
值得注意的是，若选择以电镀的方式将多重导线形成在同一贯孔内，则本
发明的导电通孔制作工艺还包括在形成图案化光致抗蚀剂层之前，即预先
将一电镀种子层形成在贯孔内壁以及基板的第一表面与第二表面，以利后
续的电镀动作的进行。此外，在移除光致抗蚀剂层的步骤后，也需移除电
镀种子层的暴露出的部分。
除此之外，在完成上述的各个步骤之后，本发明的导电通孔制作工艺
还可在贯孔内填入一绝缘材料(如塞孔用油墨等绝缘材料)，以防止外界水
气进入贯孔内，并可避免不同但相邻导线之间相互桥接。值得注意的是，
由于本发明所制作出的导线的间距可以较大，因此可避免现有的绝缘材料
无法填满两相邻导线之间的槽沟230(如图2所示)的情形，进而增加贯孔
本身的完整性及整体线路结构的可靠度。
请参考图4A～图4G，其依序绘示本发明的较佳实施例的第二种导电通
孔制作工艺的局部立体剖视图。
首先，如图4A及图4B所示，提供一基板402，并且通过例如激光钻孔
或机械钻孔等方式在基板402上形成至少一贯孔404，且贯孔404连接基板
402的第一表面402a与第二表面402b。
接着，如图4C所示，例如以电镀、物理沉积或化学沉积等方式，全面
性地将一导电层420形成于基板402的贯孔404的内壁、第一表面402a以
及第二表面402b，其中在以电镀方式形成导电层420之前，可预先在上述
表面形成一电镀种子层(未绘示)，接着再以电镀的方式形成导电层420的
剩余部分。
之后，如图4D、图4E所示，在导电层420上全面性地形成一光致抗蚀
剂层410，并通过例如曝光、显影等方式来图案化光致抗蚀剂层410，以将
多个条状光致抗蚀剂412形成在导电层420上，其中每一条状光致抗蚀剂
412是自第一表面402a经由贯孔404的内壁，而延伸至第二表面402b。
然后，如图4F所示，以这些条状光致抗蚀剂412为光掩模，来蚀刻导
电层420，以移除这些条状光致抗蚀剂412所暴露的部分导电层420(如图
4C所示)。此外，若以电镀方式形成导电层420，则在移除导电层420后，
还需移除电镀种子层(未绘示)的暴露出的部分。如此便可形成多条相互
独立的导线422，其中每一导线422是自第一表面402a经由同一贯孔404
的内壁，而延伸至第二表面402b。最后，如图4G所示，移除导线422上的
条状光致抗蚀剂412，而形成本发明的导电通孔400。
本发明的第二种导电通孔制作工艺是先在形成有贯孔的基板上全面性
地镀上导电层，再通过光刻及蚀刻等步骤而在单一贯孔内同时制作出多重
导线。此外，同样可在完成上述的各个步骤之后，例如以印刷的方式在贯
孔的内填入绝缘材料。
综上所述，本发明的导电通孔制作工艺可使用例如高深宽比光致抗蚀
剂作为光掩模，并搭配加成法(additive process)(例如电镀或沉积)或
减成法(subtractive process)(例如蚀刻)，以在基板的单一贯孔内形成
多重导线。因此，本发明至少具有下列优点：
(1)由于本发明是采用光刻制作工艺，故可在同一贯孔内同时制作出
多重导线，因而具有较高的生产效率。
(2)由于本发明是利用光刻制作工艺，故可在同一贯孔内制作出较小
线宽或较大线距的多重导线，因而有助于提高基板的绕线密度。
(3)本发明所制作出的多重导线其间距可以较大，因而有助于塞孔制
作工艺中绝缘材料的填充，以提供较佳的电性表现与可靠度。
(4)本发明可维持基板的通过多重导线的贯孔其本身形状的完整性，
且不需如现有的来移除局部的基板、玻纤层以及铜金属层等步骤，因而可
得到较佳的制作工艺合格率与可靠度。
(5)本发明所制作出的导电通孔可同时在单一贯孔内提供多个信号路
径，故可有效地减少导电通孔所占用线路载板的布线空间，因而有助于缩
短线路的绕线距离，并可减少因配置导电通孔所牺牲的电源面或接地面的
面积。
(6)本发明所制作出的同一导电通孔的多重导线可提供给电性分布
(electrical attribute)相近的信号来使用，例如配设于线路载板内的
成对的差动线(Differential Pair)等，以对于应用此线路基板的芯片封
装体的电性表现(electrical performance)得到较佳的控制。
(7)本发明所制作出的同一导电通孔的多重导线可提供保护导线
(guard wire)的功能，即可于同一导电通孔的信号导线的两侧形成例如
接地线或电源线等保护导线，以维持较佳的电性表现。
虽然结合以上较佳实施例揭露了本发明，然而其并非用以限定本发明，
任何熟悉此技术者，在不脱离本发明的精神和范围内，可作一些的更动与
润饰，因此本发明的保护范围应以权利要求所界定的为准。