薄膜晶体管及薄膜晶体管的制造方法 【技术领域】
本发明是有关于一种薄膜晶体管(Thin Film Transistor，TFT)及薄膜晶体管的制造方法，且特别是有关于一种通道层(Channel)的材质为浅掺杂非晶硅(Lightly doped amorphous silicon)的薄膜晶体管及薄膜晶体管的制造方法。
背景技术
针对多媒体社会的急速进步，多半受惠于半导体元件或人机显示装置的飞跃性进步。就显示器而言，阴极射线管(Cathode Ray Tube，CRT)因具有优异的显示品质与其经济性，一直独占近年来的显示器市场。然而，对于个人在桌上操作多数终端机/显示器装置的环境，或是以环保的观点切入，若以节省能源的潮流加以预测阴极射线管因空间利用以及能源消耗上仍存在很多问题，而对于轻、薄、短、小以及低消耗功率的需求无法有效提供解决之道。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，TFT LCD)已逐渐成为市场的主流。
我们所熟知的薄膜晶体管大致上可分为非晶硅薄膜晶体管与多晶硅薄膜晶体管两种。虽然，低温多晶硅(Low Temperature Polysilicon，LTPS)技术有别于一般传统的非晶硅(Amorphous Silicon，a-Si)技术，其电子迁移率可以达到200cm2/V-sec以上，因此可使薄膜晶体管的尺寸更小，具有增加显示器的开口率(Aperture ratio)、减少功率消耗等功能。但是，由于非晶硅薄膜晶体管的工艺技术成熟许多，且具有工艺简单与成本低廉等各项优点，因此以非晶硅薄膜晶体管数组驱动显示元件的技术仍为主流。
图1为一公知非晶硅薄膜晶体管地剖面图。请参照图1，薄膜晶体管100主要是由一基板110、一栅极(Gate electrode)120、一栅介电层(Gate-insulating layer)130、一通道层140以及一源极/漏极(Source/Drain)150所构成。其中，栅极120配置于基板110上。栅介电层130配置于基板上且覆盖栅极120。通道层140配置于栅极120上方的栅介电层130上。源极/漏极150互相分离地配置于通道层140上。当栅极120施加适当电压于通道层140时，源极/漏极150的两端即可通过通道层140而电性连接。
公知薄膜晶体管100的通道层140的形成方式是将基板110置于一反应室(图未示)内，并通入硅甲烷(SiH4)与氢气(H2)等反应气体，以化学气相沉积方式(Chemical Vapor Deposition，CVD)方式形成本质(Intrinsic)的非晶硅层，再将非晶硅层图案化以形成通道层140。
承上述，此种薄膜晶体管由于其通道层的材质为本质非晶硅，因此存在电子迁移率(Electron mobility)与开启状态电流(On-current)不够高的缺点。
【发明内容】
因此，本发明的目的就是在提供一种薄膜晶体管及薄膜晶体管的制造方法，以增加薄膜晶体管的开启状态电流与通道区的电子迁移率。
基于上述目的，本发明提出一种薄膜晶体管的制造方法。此制造方法主要是首先在一基板上形成一栅极。接着，在基板上形成一栅介电层，且栅介电层覆盖栅极。之后，在栅极上方的栅介电层上形成一通道层，且通道层的材质为浅掺杂非晶硅。最后，在通道层上形成互相分离的一源极/漏极。
本发明的薄膜晶体管的制造方法中，通道层的材质例如是N型浅掺杂非晶硅或P型浅掺杂非晶硅。
本发明的薄膜晶体管的制造方法中，通道层例如掺杂有磷原子，且所掺杂的磷原子浓度例如为介于1E17～1E18原子/立方厘米之间。或者，通道层例如掺杂有硼原子，且所掺杂的硼原子浓度例如是介于1E16～5E17原子/立方厘米之间。
本发明的薄膜晶体管的制造方法中，形成通道层的方法例如为化学气相沉积，而形成通道层所使用的反应气体例如包括硅甲烷、氢气与磷化氢(PH3)，且磷化氢的流量比例如是介于0.28～8PPM之间。或者，形成通道层所使用的反应气体例如包括硅甲烷、氢气与硼乙烷(B2H6)，且硼乙烷的流量比例如是介于0.5～10PPM之间。
本发明的薄膜晶体管的制造方法中，形成通道层的方法例如是首先以一第一沉积速率形成一第一浅掺杂非晶硅层于栅极上方的栅介电层上，接着以一第二沉积速率形成一第二浅掺杂非晶硅层于第一浅掺杂非晶硅层上。其中，第一沉积速率例如是小于第二沉积速率。
本发明的薄膜晶体管的制造方法中，在形成通道层与形成源极/漏极之间，例如更包括于通道层上形成一欧姆接触层。此外，源极/漏极形成之后例如更包括形成一保护层于基板上，以覆盖住源极/漏极、通道层以与栅介电层。
基于上述目的，本发明再提出一种薄膜晶体管，主要是由一基板、一栅极、一栅介电层、一通道层以及一源极/漏极所构成。其中，栅极配置于基板上。栅介电层配置于基板上且覆盖栅极。通道层配置于栅极上方的栅介电层上，且通道层的材质为浅掺杂非晶硅。源极/漏极互相分离地配置于通道层上。
本发明的薄膜晶体管中，通道层的材质例如是N型浅掺杂非晶硅或P型浅掺杂非晶硅。
此外，通道层例如掺杂有磷原子，且所掺杂的磷原子浓度例如是介于1E17～1E18原子/立方厘米之间。或者，通道层例如掺杂有硼原子，且所掺杂的硼原子浓度例如是介于1E16～5E17原子/立方厘米之间。
另外，通道层例如是由一第一浅掺杂非晶硅层与一第二浅掺杂非晶硅层所构成。其中，第一浅掺杂非晶硅层例如配置于栅极上方的栅介电层上，而第二浅掺杂非晶硅层例如配置于第一浅掺杂非晶硅层上。
再者，本发明的薄膜晶体管例如更包括一欧姆接触层与一保护层。其中，欧姆接触层例如配置于通道层与源极/漏极之间。保护层例如配置于基板上，且保护层覆盖源极/漏极、通道层以与栅介电层。
综上所述，本发明的薄膜晶体管由于采用浅掺杂非晶硅做为通道层的材质，因此具有下列优点：
(1)通道层的电子迁移率高。
(2)开启状态电流大，且未增加漏电流(Leakage current)。
(3)改善通道层与源极/漏极的欧姆接触(Ohmic contact)。
【附图说明】
图1为一公知非晶硅薄膜晶体管的剖面图。
图2A～图2F为本发明较佳实施例的薄膜晶体管其制造方法的流程剖面图。
图3为本发明较佳实施例的薄膜晶体管其磷化氢的流量比与开启状态电流的关系图。
图4为本发明较佳实施例的薄膜晶体管其磷化氢的流量比与电子迁移率的关系图。
100：薄膜晶体管
110：基板
120：栅极
130：栅介电层
140：通道层
150：源极/漏极
200：薄膜晶体管
210：基板
220：栅极
230：栅介电层
240：通道层
242：第一浅掺杂非晶硅层
244：第二浅掺杂非晶硅层
250：欧姆接触层
260：源极/漏极
270：保护层
272：开口
280：透明导电层
【具体实施方式】
图2A～图2F为本发明较佳实施例的薄膜晶体管其制造方法的流程剖面图。首先请参照图2A，在一基板210上形成一栅极220。接着，在基板210上形成一栅介电层230，且栅介电层230系覆盖栅极220。其中，栅极220的形成方式例如是以溅镀法(Sputtering)，先全面性地形成一第一导体层(Metal 1)于基板210上，之后再通过微影/蚀刻(Photolithography/Etching)工艺将上述的第一导体层图案化以形成栅极220。形成栅介电层230的方法例如为等离子化学气相沉积法(Plasma Enhance Chemical Vapor Deposition，PECVD)。
此外，基板210例如为玻璃基板、透明塑料基板或是其它透明材质的基板。栅极220的材质例如是钽(Ta)、铬(Cr)、钼(Mo)、钛(Ti)或铝(Al)等导体材质。栅介电层230的材质例如是氮化硅(SiXNY)、氮氧化硅(SiON)、氧化硅(SiOX)或是其它介电材质。
接着请参照图2B，在栅极220上方的栅介电层230上形成一通道层240，且通道层240的材质系浅掺杂非晶硅。其中，通道层240的材质例如是N型浅掺杂非晶硅或P型浅掺杂非晶硅。形成通道层240的的方法例如是化学气相沉积。首先，将基板210例如置于一反应室(图未示)内。接着，通入反应气体于反应室内，反应气体例如包括硅甲烷、氢气与磷化氢，亦或是包括硅甲烷、氢气与硼乙烷。其中，磷化氢的流量比例如是介于0.28～8PPM之间，而若采用硼乙烷则其流量比例如是介于0.5～10PPM之间。磷化氢的流量比等于[磷化氢的流量/(硅甲烷、氢气与磷化氢的总流量)]，而硼乙烷的流量比等于[硼乙烷的流量/(硅甲烷、氢气与硼乙烷的总流量)]。
而在本发明的薄膜晶体管的制造方法中，通道层240例如掺杂有磷原子，且所掺杂的磷原子浓度例如介于1E17～1E18原子/立方厘米之间。或者，通道层240例如掺杂有硼原子，且所掺杂的硼原子浓度例如是介于1E16～5E17原子/立方厘米之间。
此外，形成通道层240的方法，例如首先以一第一沉积速率形成一第一浅掺杂非晶硅层242于栅极220上方的栅介电层230上，接着以一第二沉积速率形成一第二浅掺杂非晶硅层244于第一浅掺杂非晶硅层242上。在此，第一沉积速率例如是小于第二沉积速率。
接着请参照图2C，例如在通道层240上形成一与金属接触良好的欧姆接触层250。形成欧姆接触层250的方式例如是进行一N型离子植入工艺，以形成材质为N+掺杂非晶硅的欧姆接触层250。
接着请参照图2D，形成互相分离的一源极/漏极260于通道层240上。其中，源极/漏极260的形成方式例如是以溅镀法，先全面性地形成一第二导体层(Metal 2)于基板210上，之后再通过微影/蚀刻工艺将上述的第二导体层图案化以形成源极/漏极260。其中，源极/漏极260的材质例如是钽、铬、钼、钛或铝等导体材质。
接着请参照图2E，例如形成一保护层270于基板210上，以覆盖住源极/漏极260、通道层240以与栅介电层230。其中，保护层270具有一开口272，位于源极/漏极260上并暴露出源极/漏极260。
最后请参照图2F，例如形成一透明导电层280于保护层270上，并于开口272处电性连接至源极/漏极260。其中，透明导电层280例如是做为像素电极，其材质例如是铟锡氧化物(Indium Tin Oxide，ITO)或锶锡氧化物(Strontium Tin Oxide，STO)等透明导电材料。
请参照图2E，本发明的薄膜晶体管200主要是由基板210、栅极220、栅介电层230、通道层240以及源极/漏极260所构成。其中，栅极220配置于基板210上。栅介电层230配置于基板210上且覆盖栅极220。通道层240配置于栅极210上方的栅介电层230上，且通道层240的材质为浅掺杂非晶硅。源极/漏极260互相分离地配置于通道层240上。
此外，通道层240的材质例如是N型浅掺杂非晶硅或P型浅掺杂非晶硅。
再者，通道层240例如掺杂有磷原子，且所掺杂的磷原子浓度例如是介于1E17～1E18原子/立方厘米之间。或者，通道层例如掺杂有硼原子，且所掺杂的硼原子浓度例如是介于1E16～5E17原子/立方厘米之间。
另外，通道层240例如是由第一浅掺杂非晶硅层242与第二浅掺杂非晶硅层244所构成。其中，第一浅掺杂非晶硅层242例如配置于栅极210上方的栅介电层220上，而第二浅掺杂非晶硅层244例如配置于第一浅掺杂非晶硅层上242。
而且，薄膜晶体管210例如更包括欧姆接触层250与保护层270。其中，欧姆接触层250例如配置于通道层240与源极/漏极260之间，以加强两者的欧姆接触。保护层270例如配置于基板210上，且保护层270覆盖源极/漏极260、通道层240以与栅介电层220。
值得注意的是，上述本发明较佳实施例的薄膜晶体管及薄膜晶体管的制造方法是用以举例说明，其特征仍在于通道层的材质是采用浅掺杂非晶硅，任何具有此特征的薄膜晶体管及薄膜晶体管的制造方法皆应属与本发明的保护范围。
图3为本发明较佳实施例的薄膜晶体管其磷化氢的流量比与开启状态电流的关系图，而图4为本发明较佳实施例的薄膜晶体管其磷化氢的流量比与电子迁移率的关系图。首先请参照图3，由图中数据可发现薄膜晶体管的开启状态电流，会随着形成通道层时所通入的磷化氢的流量比而显著提高。接着请参照图4，由图中数据可发现薄膜晶体管的通道层的电子迁移率，亦会随着形成通道层时所通入的磷化氢的流量比而显著提高。
此外，在经过测试后亦发现本发明较佳实施例的薄膜晶体管，其漏电流并未增加，而通道层与源极/漏极的欧姆接触亦获得改善。