对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板.pdf

上传人:1*** 文档编号:687122 上传时间:2018-03-05 格式:PDF 页数:11 大小:529.54KB
返回 下载 相关 举报
摘要
申请专利号:

CN03145037.7

申请日:

2003.06.18

公开号:

CN1568131A

公开日:

2005.01.19

当前法律状态:

驳回

有效性:

无权

法律详情:

发明专利申请公布后的驳回|||实质审查的生效|||公开

IPC分类号:

H05K3/00

主分类号:

H05K3/00

申请人:

华为技术有限公司;

发明人:

袁文欣

地址:

518129广东省深圳市龙岗区坂田华为总部办公楼

优先权:

专利代理机构:

代理人:

PDF下载: PDF下载
内容摘要

本发明涉及印刷电路板,为了使表贴焊盘与其传输线的连接处的特征阻抗连续,本发明提供一种对表贴焊盘的特征阻抗进行补偿的方法,对于每一个用于焊接表贴器件的信号端子的表贴焊盘,如果其宽度大于与之连接的传输线的宽度,则在该表贴焊盘的参考地内确定一个与该表贴焊盘正对、且未敷设参考地导体的挖空区,以降低该表贴焊盘与其传输线之间的特征阻抗之差,使两者在连接处的特征阻抗连续。本发明的方案实施简便,不会增加产品的成本,并且对电压驻波系数的改善非常明显。

权利要求书

1: 一种对表贴焊盘的特征阻抗进行补偿的方法,其特征在于,包括以下 步骤: (1)先确定与各个表贴焊盘连接的传输线宽度; (2)对于每一个用于焊接表贴器件的信号端子的表贴焊盘,比较其宽度是 否大于与之连接的传输线的宽度; (3)如果是,则在该表贴焊盘的参考地内确定一个与该表贴焊盘正对、且 未敷设参考地导体的挖空区,以降低该表贴焊盘与其传输线之间的特征阻抗之 差,使两者在连接处的特征阻抗连续; (4)根据步骤(3)中所确定的挖空区制作相应的印刷电路板。
2: 根据权利要求1所述的方法,其特征在于,在所述步骤(3)中,还包括 根据该表贴焊盘的大小、与之连接的传输线的宽度、以及印刷电路板的厚度来 确定挖空区面积大小的步骤。
3: 一种印刷电路板,所述电路板上设有用于焊接表贴器件端子的表贴焊 盘,其中至少有一个用于焊接信号端子的表贴焊盘的宽度大于与之连接的传输 线的宽度;在所述电路板上还设有作为参考地的导体,所述参考地的面积远大 于每一个用于焊接信号端子的表贴焊盘的面积;其特征在于, 对于每一个宽度大于与之连接的传输线宽度的信号端子表贴焊盘,在所述 参考地内设有一个与之正对、且未敷设参考地导体的挖空区。
4: 根据权利要求3所述的印刷电路板,其特征在于,所述用于焊接信号 端子的表贴焊盘的形状为矩形,与之正对的挖空区也为矩形。
5: 根据权利要求3所述的印刷电路板,其特征在于,所述用于焊接信号 端子的表贴焊盘的形状为圆形,与之正对的挖空区也为圆形。
6: 根据权利要求3-5中任一项所述的印刷电路板,其特征在于,所述表贴 焊盘与其参考地之间设有一层或多层绝缘介质材料。
7: 根据权利要求3-5中任一项所述的印刷电路板,其特征在于,每一个所 述挖空区的面积略大于与之对应的信号端子表贴焊盘的面积。

说明书


对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板

    【技术领域】

    本发明涉及印刷电路板,更具体地说,涉及一种对印刷电路板表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板。

    背景技术

    PCB(Printed Circuit Board,印刷电路板)是电子通讯产品中最通用一种部件,其作用是承载构成电路的器件并为被承载的器件提供电气连接通路。按PCB中所含导体的层数来分,PCB包括单面PCB、双面PCB和多层PCB。

    电路中的器件参数可分为集总参数和分布参数。当电路中电信号的频率很低时,电路表现地特性主要取决于构成电路的各个元器件的特性,比如电阻阻值,这种特性是在元器件制造过程中形成的,被称为集总参数特性。在这种情况下,PCB只是起承载和连通的作用,不对电路性能构成影响,这样的电路称为集总参数电路。

    当电路中电信号的频率很高时,决定电路性能的因素不仅包含构成电路的各个元器件的特性,在PCB上作为连接作用的导体形状、导体周围的介质分布情况、导体之间的相对位置关系这些因素都会对电路性能产生影响,这样的电路被称为分布参数电路。PCB上导体的形状、位置关系、介质特性等是在PCB的设计、制造和PCB板材的制造过程中形成的,称为分布参数特性。

    判断电路是分布参数电路还是集总参数电路,并不完全取决于电路频率的高低。从广义上讲,所有电路都是分布参数电路,因为PCB上的分布参数对任何电路都会产生一定的影响。只是在很多情况下,这种影响可以忽略,从而可将这种电路视为集总参数电路;如果分布参数对电路造成的影响大到可以影响电路性能的程度,则必须对这种影响加以考虑和控制,这样的电路就是分布参数电路。

    在PCB中,分析得最多的分布参数电路就是微带线,它是传输线的一种。如图1所示即为微带线的一个横截面,其中微带线导体1设在介质材料3的上表面,而它的参考地导体2则设在介质材料3的下表面。

    在实际应用中,传输线都属于低损耗线,低耗传输线的特征阻抗(即传输线上行波的电压与电流之比)可用下面的公式(1)来近似地表示:

    Z0=L1C1--(1)]]>

    在公式(1)中,L1为单位长度的分布电感,C1为单位长度的分布电容,可见特征阻抗成效将随着分布电感的减小、分布电容的增大而减小。

    另外,PCB上的器件的表贴焊盘,即PCB上用来焊接器件管脚的预留导体,也可以当作微带线处理,图2和图3示出了两种比较简单的表贴器件在PCB上的表贴焊盘。图2中的器件只有两个端子;图3中的器件有五个端子,中间那一个是信号端子,其余四个为接地端子。

    表贴焊盘的大小是根据要焊接的器件管脚大小来设置的,对于一个特定的管脚,其表贴焊盘的大小通常是不变的;而用于连接该表贴焊盘的传输线宽度则可能随介质材料的厚度、电性能参数的不同而变化。当介质材料的厚度很小时(目前用到的厚度有0.1mm、0.14mm的介质材料),某些器件的表贴焊盘宽度相对于传输线宽度已经是非常宽了,其分布电容将明显增大,根据公式(1),其特征阻抗会明显变小,小于传输线的特征阻抗,使得表贴焊盘与其传输线的连接处的特征阻抗不连续,从而造成电压驻波系数(即传输线上行波的最大电压振幅与最小电压振幅之比)指标严重下降。

    为了解决因表贴焊盘与其传输线的宽度相差较大而引起的特征阻抗不连续这一问题,现有技术的其中一种方案是通过增加分离器件电感来抵消在此形成的容性,从而使其特征阻抗连续。如图4所示,其中左侧虚线框中是用于焊接匹配电感的两个表贴焊盘71、72;右侧虚线框中是用于焊接图3中所示器件的五个表贴焊盘61、62、63、64、65;与信号端子的表贴焊盘65相连接的微带线5向左延伸并与表贴焊盘72相连接,从而达到用电感来抵消在此形成的容性的目的。这种方案的缺点是需要增加电感器件,从而增加了产品的成本,并增加了PCB布线的难度和调试时间。

    现有技术的第二种方案是通过增加介质材料的厚度来降低表贴焊盘的分布电容,使表贴焊盘的特征阻抗与微带线的特征阻抗之差变小,从而使其特征阻抗连续。这种方案的缺点是会使PCB总厚度增加,从而增加了PCB的制造加工成本,同时也增加了PCB的重量。

    如图5所示,现有技术的第三种方案是在表贴焊盘65与微带线5之间加上一段过渡的低阻线8,把微带线的特征阻抗变换到与表贴焊盘的特征阻抗一致,从而可间接实现特征阻抗的连续。图5中,低阻线8的特征阻抗要低于微带线5的特征阻抗,因此称之为低阻线。由于加了一段低阻线,信号端子的表贴焊盘65看过去的输入阻抗就会降低,从而可使信号端子表贴焊盘的特征阻抗与微带线的特征阻抗之间实现间接连续。这种方案的缺点在于,由于增加了一段比较长的低阻线,会占用较大的PCB面积,因此不适用于布线比较紧张的PCB。

    【发明内容】

    针对现有技术的上述缺陷,本发明要解决的技术问题是要提供一种成本低、便于实施且适用面更广的方案,以降低表贴焊盘的分布电容,从而使得表贴焊盘与其传输线的连接处的特征阻抗连续。

    为解决上述问题,本发明提供一种对表贴焊盘的特征阻抗进行补偿的方法,其中包括以下步骤:(1)先确定与各个表贴焊盘连接的传输线宽度;(2)对于每一个用于焊接表贴器件的信号端子的表贴焊盘,比较其宽度是否大于与之连接的传输线的宽度;(3)如果是,则在该表贴焊盘的参考地内确定一个与该表贴焊盘正对、且未敷设参考地导体的挖空区,以降低该表贴焊盘与其传输线之间的特征阻抗之差,使两者在连接处的特征阻抗连续;(4)根据步骤(3)中所确定的挖空区制作相应的印刷电路板。

    在本发明所述方法的步骤(3)中,还包括根据该表贴焊盘的大小、与之连接的传输线的宽度、以及印刷电路板的厚度来确定挖空区面积大小的步骤。

    根据上述方法,本发明还提供一种印刷电路板,其中,对于每一个宽度大于与之连接的传输线宽度的信号端子表贴焊盘,在所述参考地内设有一个与之正对、且未敷设参考地导体的挖空区。

    本发明可带来以下有益效果:

    (1)实施简便,只需确定参考地内挖空区面积的大小,在PCB设计过程中直接挖空即可;

    (2)不需要增加介质材料的厚度,也不需要增加分离器件,并且不会过多占用PCB面积,所以不会增加产品的成本。

    (3)对电压驻波系数的改善非常明显,从而可提高整个印刷电路板的分布参数性能。

    【附图说明】

    下面将结合附图及实施例对本发明作进一步说明,附图中:

    图1是一块印刷电路板上的微带线的局部剖面示意图;

    图2是用于焊接两端子表贴器件的表贴焊盘示意图;

    图3是用于焊接五端子表贴器件的表贴焊盘示意图;

    图4是现有技术中通过增加一个电感来实现阻抗连续的示意图;

    图5是现有技术中采用一段低阻线来实现阻抗连续的示意图;

    图6是表贴焊盘与其参考地之间形成平等板电容的示意图;

    图7是本发明一个实施例中在参考地内设圆形挖空区的示意图;

    图8是本发明另一实施例中在参考地内设矩形挖空区的示意图;

    图9是表贴焊盘下方的参考地被挖空前后的驻波系数比较示意图。

    【具体实施方式】

    本发明的核心是通过在参考地的导体上设置挖空区来降低表贴焊盘的分布电容,下面以图6来说明其原理。在图6中,上层导体为表贴焊盘6,下层导体为参考地2,两者相互平行正对,表贴焊盘6的面积为A,而参考地2的面积则远大于A。在表贴焊盘6与参考地2之间填充有介质材料(未在图中画出),设介质材料的相对介质常数为εr,两者平行面的垂直距离为d,那么表贴焊盘6与参考地2形成的电容可用下面的公式(2)近似地表示:

    C=ϵ0ϵrAd--(2)]]>

    在公式(2)中的,ε0为真空的电容率。

    当表贴焊盘的宽度远大于微带线的宽度时,其单位长度的面积就大于单位长度的微带线面积,根据公式(2),正常情况下,ε0、εr、d不变,所以表贴焊盘的单位长度分布电容也远大于微带线的单位长度分布电容。根据公式(1),由于表贴焊盘的分布电容较大,所以其特征阻抗将远小于微带线的特征阻抗,因此阻抗在此处严重不连续。

    通过挖空与表贴焊盘正对的参考地,可使该表贴焊盘到参考地的距离d相对变大,根据公式(2),其分布电容也随之下降,那么它的特征阻抗就会相应地增加,从而达到与微带线的特征阻抗连续之目的。

    具体实施时,首先根据所选取PCB的介质厚度来确定传输线的宽度;对于每一个表贴器件的信号端子,如果其表贴焊盘的宽度大于与之连接的传输线的宽度,则需要在其参考地内设置一个与该焊盘正对的挖空区,至于挖空区的大小,应根据该焊盘的大小、传输线的宽度、以及印刷电路板的厚度来确定;然后将所确定的挖空区设计到印刷电路板布线中,并制作相应的印刷电路板。其中,表贴焊盘可能是圆形或矩形,通常情况下,当其矩形表贴焊盘的宽度的一半大于与之连接的传输线的宽度、或圆形表贴焊盘的半径大于与之连接的传输线的宽度时,就需要设置对应的挖空区。

    如图7所示为本发明一个实施例的示意图,其中接地端子的表贴焊盘61、62、63、64,信号端子的表贴焊盘65,以及传输线5都在同平面。而参考地2则在另一平面。在两平面之间填充有一层或多层介质材料(未在图中画出)。从图中可以看出,在信号端子的表贴焊盘65的正下方设有一个挖空区9,其形状与表贴焊盘65的形状相同,面积则略大一些。这样一来,就可以使该表贴焊盘到参考地的距离相对变大,相当于增大了公式(2)中的d,因此其分布电容会随之下降,那么它的特征阻抗就会相应地增加,从而可达到与微带线的特征阻抗连续的目的。

    如图8所示为本发明另一个实施例的示意图,这里示出的是一个矩形表贴焊盘10,其正下方的参考地2上则设有一个对应的矩形挖空区11,该挖空区的面积略大于矩形表贴焊盘10的面积。由上述分析可知,此时可降低矩形表贴焊盘10的分布电容,其特征阻抗则相应增加,从而可达到与微带线的特征阻抗连续的目的。

    可见,本发明实施简便,只需确定参考地内挖空区面积的大小,在PCB设计过程中直接挖空即可;不需要增加介质材料的厚度和分离器件,也不过多占用PCB面积;另外,采用本发明的方案对分布参数的改善效果非常明显,如图9所示,设置挖空区之前,驻波系数得到了明显的改善。

对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板.pdf_第1页
第1页 / 共11页
对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板.pdf_第2页
第2页 / 共11页
对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板.pdf_第3页
第3页 / 共11页
点击查看更多>>
资源描述

《对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板.pdf》由会员分享,可在线阅读,更多相关《对表贴焊盘的特征阻抗进行补偿的方法及采用该方法的印刷电路板.pdf(11页珍藏版)》请在专利查询网上搜索。

本发明涉及印刷电路板,为了使表贴焊盘与其传输线的连接处的特征阻抗连续,本发明提供一种对表贴焊盘的特征阻抗进行补偿的方法,对于每一个用于焊接表贴器件的信号端子的表贴焊盘,如果其宽度大于与之连接的传输线的宽度,则在该表贴焊盘的参考地内确定一个与该表贴焊盘正对、且未敷设参考地导体的挖空区,以降低该表贴焊盘与其传输线之间的特征阻抗之差,使两者在连接处的特征阻抗连续。本发明的方案实施简便,不会增加产品的成本。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 其他类目不包含的电技术


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1