具体实施方式
有关本发明的可免除频率漂移及抖动的锁相回路环架构的一较佳实
施例，请先参照图1所示，其包括一第一除频器11、一相位比较器12、
一低通滤波器13、一电压控制振荡器14、一第二除频器15、一相位吞噬
器16、以及一第三除频器17。其中，由第一除频器11、相位比较器12、
低通滤波器13、电压控制振荡器14、及第二除频器15所构成的电路区
块为一锁相回路环。
于前述锁相回路环中，该第一除频器11以除数M(M为正整数)对一
输入参考讯号CRX进行除频；该第二除频器15以除数N(N为正整数)对
一振荡讯号OSC进行除频；该相位比较器12是比较该第一除频器11的
输出除频讯号与该第二除频器15的输出除频讯号，以侦测其相位差；该
低通滤波器13则对该相位差进行低通滤波处理以去除高频杂讯；该电压
控制振荡器14依据该低通滤波处理后的相位差而产生该振荡讯号OSC
与至少一与该振荡讯号OSC相同频率的相移振荡讯号，该相移振荡讯号
与该振荡讯号相差一相位，其中，该电压控制振荡器可为一环振荡器，
且如图所示，由配合由P-1个延迟器141所串接而成迟延线，电压控制
振荡器14便可产生该振荡讯号OSC与至P-1个相移振荡讯号OSC_1～
OSC_P-1等总共P个振荡讯号，且每一个相邻相位只差(1/fosc)/P时间单
位，其中，fosc为振荡讯号OSC的频率。
依据前述锁相回路环，由控制该第一及第二除频器11及15的除数
M及N，可得到振荡讯号OSC频率fosc与输入参考讯号CRX的频率fCRX
的关系为fosc＝(FCRX/M)*N。而该相位吞噬器16将该等P个不同相位的
振荡讯号进行相位吞噬(phase swallow)的处理，即，在其时序及多工控制
逻辑161的控制下，以一多工选择器162由该等P个不同相位的振荡讯
号中，由选择某一个相位输出，而产生一相位吞噬除频讯号FS，使得该
相位吞噬除频讯号在该振荡讯号OSC的每X个时脉中(X为正整数)，增
加Y个相位(Y为非零整数)，故此相位吞噬除频讯号Fs的频率为
f FS = f OSC × X × P ( X × P + Y ) = f OSC × 1 ( X × P + Y ) . ]]>
由于前述相位吞噬器16是以在每X个时脉的中增加Y个相位而产
生该相位吞噬除频讯号FS，因此，当X＝1时，其输出的相位吞噬除频讯
号FS不会有周期抖动的现象，但当X≠1时，如果将增加的Y个相位差
都集中在一个时脉中，则此时脉会比其他时脉大Y个相位大小，此时相
位吞噬除频讯号FS具有最大的周期抖动，而如果将增加的Y个相位分散
地分配在X个时脉中，则有的相位吞噬除频讯号FS的时脉周期和振荡讯
号OSC一样，有的则多出一个相位，且每X个时脉中，有Y个时脉会
多一个相位，故周期的抖动最大值即为一个相位的大小。为免除此周期
抖动，相位吞噬器16所输出的相位吞噬除频讯号FS必需再经过第三除
频器17的除频，其中，第三除频器17的除数S相同于X或为X的整数
倍，如此，产生的输出讯号TFO便不会有周期抖动。
以前述本发明的可免除频率漂移及抖动的锁相回路环架构，可适当
地选择参数值而精确地产生一所要的频率讯号，例如，当需由
14.31818MHz讯号产生125MHz讯号时，亦即输入参考讯号频率fCRX为
14.31818MHz，而所要产生的输出讯号频率fTFO为125MHz。考量在NTSC
电视讯号规格规格中，扫瞄线频率为FH＝(4.5/286)MHz＝15734.27Hz，其
场(field)频率为FV＝FH/(525/2)＝59.94Hz，其系色信号(sub-carrier)频率为
FSC＝((13*7*5)/2)*FH＝(455/2)*FH＝3.579545MHz，而在一般的电视讯号
应用中，常用系色信号的四倍频率4*FSC作为影像数字讯号的频率，也
就是14.31818MHz，因此由上面的数字等式可以推算出14.31818MHz和
125MHz有如下的数值比例关系：
125MHz＝14.31818MHz*550/63，
如选定该电压控制振荡器14产生10个相位，亦即P＝10，则可推导出输
出讯号频率fTFO为：
fTFo＝125＝14.31818/M*N*10X/(10X+Y)/S
＝14.31818*550/63
＝14.31818*55/3*10/21
＝14.31818*55/3*10/7/3
＝14.31818*55/3*20/21/2
其中，由fTFO＝14.31818/M*N*10X/(10X+Y)/S＝14.31818*55/3*10/7/3，
可获得一组参数为M＝3、N＝55、X＝1、Y＝-3、S＝3，由于M＝3与N＝55
均非相当大的数值，因此不致造成振荡讯号OSC的频率漂移，而振荡讯
号OSC经过相位吞噬处理的时序图则如图2所示，其中，因为X＝1及
Y＝-3，代表每个时脉均减少3个相位，故不会有抖动产生，所以在图2
中的相位吞噬除频讯号FS并没有抖动产生，而相位吞噬除频讯号FS的
周期为原振荡讯号OSC时脉的0.7倍，亦即fFS＝fosc/0.7＝262.5MHz/0.7＝375
MHz，而相位吞噬除频讯号FS经过第3除频器17除以3后，可得
fTFO＝fFS/3＝375MHz/3＝125MHz。
另由fTFO＝14.31818/M*N*10X/(10X+Y)/S＝14.31818*55/3*20/21/2，可
获得另一组参数为M＝3、N＝55、X＝2、Y＝1、S＝2，同样地，M＝3与N＝55
均非相当大的数值，因此不致造成振荡讯号OSC的频率漂移，而振荡讯
号OSC经过相位吞噬处理的时序图则如图3所示，其中X＝2且Y＝1，代
表每两个时脉加入一个相位，此将造成相位吞噬除频讯号FS的周期分别
为1.1T0及1T0，所以相位吞噬除频讯号FS平均周期为(1.1+1.0)T0/2，
会有抖动产生，而其平均频率为：
fFS＝fosc/2.1*2＝262.5MHz/2.1*2＝250MHZ。
相位吞噬除频讯号FS讯号经过第三除频器除以2后，可得fTFO
＝fFS/2＝250MHz/2＝125MHz，且因为X＝S＝2，所以输出讯号TFO没有抖
动产生。
图4显示本发明的可免除频率漂移及抖动的锁相回路环架构的另一
较佳实施例，其与前一实施例的不同处在于其相位吞噬处理是在PLL回
路内处理，即，由第一除频器21、相位比较器22、低通滤波器23、电压
控制振荡器24、及第二除频器25所构成的锁相回路环中，电压控制振荡
器24所产生P个不同相位的振荡讯号(OSC、OSC_1-OSC_P-1)汇入一
相位吞噬器26以将该等P个不同相位的振荡讯号进行在每X个时脉加上
Y个相位的相位吞噬处理，该相位吞噬器26输出的相位吞噬除频讯号FS
再经由锁相回路环的第二除频器25进行除频，而同时锁相回路环输出的
振荡频率OSC亦接到第三除频器27以产生所需要的频率讯号TFO。
以上述的架构，输入讯号CRX经过第一除频器21除频后的讯号频
Fin的频率为
f Fin = f CRX / M = f OSC × X × P X × P + Y × 1 N , ]]>所以可得
fosc = f CRX × X × P + Y X × P × N M , ]]>
而输出讯号频率为
f TCO = f CRX × X × P + Y X × P × N M × 1 S , ]]>同样地，如果N等
于X或是X的整数倍，则相位吞噬器26的输出经第二除频器25除以N
后，其结果就不会有长时间频率抖动。
以前述的架构由14.31818MHz讯号产生125MHz讯号时，可知
fTFO＝125＝14.31818*550/63，由于63是7和3的倍数，故选定电压控制振
荡器24产生14个相位，亦即P＝14，则可推导出输出讯号频率fTFO为：
fTFO＝125＝14.31818/M*N*(X+Y/14)/X/S
＝14.31818*N/M*(X+Y/14)*(1/X*S)
＝14.31818*550/63
＝14.31818*55/3*10/21
＝14.31818*55/3*10/7/3
＝14.31818*(78/3)[(39*14+4)/(39*14)](1/3)
＝14.31818*(78/3)[(78*14+8)/(78*14)](1/3)
＝14.31818*(79/3)[(79*14-6)/(79*14)](1/3)
由上推导可以得到如表1的三组参数，各组的N皆为X的倍数，所
以不会因相位吞噬而造成抖动。因而长时间频率抖动得以消除，且N与
M均非很大的数值，因此可得到没有抖动且准确的的频率讯号。
表1
M
N
OSC
Fin
X
Y
S
3
78
375MHz
4.773MHz
39
4
3
|
3
78
375MHz
4.773MHz
78
8
3
3
79
375MHz
4.773MHz
79
-6
3
由以上的说明可知，本发明由在PLL电路中使用相位吞噬处理以减
小锁相回路环中频率的放大倍数，故可消除频率偏移的现象，且由设定
除频器的除数，可完全免除长时间频率抖动，另由125MHz＝14.31818MHz
*550/63的频率关系，由适当设定参数，可由14.31818MHz的讯号精确地
获致125MHz的讯号。
应注意的是，上述诸多实施例仅是为了便于说明而举例而已，本发
明所主张的权利范围自应以申请专利范围所述为准，而非仅限于上述实
施例。