取样频率的转换装置与方法及其应用 (1)技术领域
本发明有关一种取样频率转换装置及其方法，用以产生任意倍率的取样频率，尤其是可产生一非整数倍率的取样频率。
(2)背景技术
请参阅图1(a)以及图1(b)，是为典型的一阶以及二阶增量-求和(Delta-Sigma)调变器(modulator)。Delta-Sigma调变器基本上是将信号转换为位元数较低的信号(例如，一位元的信号)，使得后者和前者在低频具有相同的频谱成分，使得其量化误差(quantization error)的杂讯集中在高频部分，请参阅图2(a)以及图2(b)。
请参阅图3，是为一典型过取样Delta-Sigma数字-模拟转换器。如图3所示，输入信号经由一取样频率转换器(Sample Rate Converter，SRC)100升频产生一过取样数字信号。该取样频率转换器100包含一升频器(expander)101以及一数字低通滤波器(digital low-pass filter)102。此过取样数字信号，经由一Delta-Sigma转换器103转换成位元数较低的数字信号(一般为1位元)。该位元数较低的数字信号，其频率成份除原先输入信号的频率成分之外，另外加入了因为经由Delta-Sigma转换器103所产生的高频杂讯。Delta-Sigma转换器103所产生的位元数较低的数字信号再经由数字-模拟转换器(DAC)104将该位元数较低的数字信号转换产生一模拟信号。该模拟信号经由一低通滤波器(LPF)105滤除先前Delta-Sigma转换器103所产生的高频杂讯，即产生一输出模拟信号。
在现有技术中，要将两个不同取样频率(Sample Rate)的数字信号相加，并转换为模拟信号，一般是分别将两个数字信号转换成为模拟信号，之后再将两个模拟信号相加。请参阅图4(a)。然而模拟电路设计，布局时程较长，且模拟电路的特性效能易受制程影响。随着制程技术的进步，数字电路面积快速变小，因此将有愈来愈多的电路，以数字方式取代模拟方式，以解决模拟电路面积庞大、设计时程较长、以及电路特性易受制程影响等问题。
请参阅图4(b)，是以数字信号处理的现有技术处理前述问题的方法。此法固然可以避免模拟电路诸多问题，然而，其面临的困难，在于共用的Delta-Sigma转换器以及数字-模拟转换器(DAC)所操作的过取样频率(Over-Sample Rate，OSR)难以选择。倘若两组取样频率转换器，其中一组的升频倍率，选择2地乘幂值(powerof two，例如64、128或是256)，在实际电路实现上容易执行，则另一组取样频率转换器，其升频倍率可能非2的乘幂，甚至可能非整数，需要耗费更多资源(例如，较大的电路面积，或较快速的计算单元)才能实现。以图4(b)为例，其中取样频率f1＝48KHz，f2＝50KHz。倘若第一取样频率转换器的升频倍率为128，则第二取样频率转换器的升频倍率必须为128*48/50＝122.88，两者的输出，才能有相同的取样频率f＝6.144MHz。后者将因此耗费更多资源。
(3)发明内容
本发明的第一目的在于提供一种取样频率转换装置及其方法，用以产生任意倍率的取样频率，尤其是可产生一非整数倍率的取样频率。
本发明的第二目的在于提供一种取样频率转换装置，以数字电路实施，以解决模拟电路面积庞大、设计时程较长、以及电路特性易受制程影响等问题。
本发明的第三目的在于提供一种数字-模拟转换器具有可产生任意取样频率的转换装置。在该数字-模拟转换器中，将数字信号转换为具有所需取样频率的数字信号，以方便后续电路的处理。
本发明的第四目的在于提供一种取样频率转换装置，可进行非整数倍率的取样频率转换，并减少运算的复杂度，仅需将内插函数相加，以减少电路面积以及其成本。
为实现上述目的，本发明提供一种取样频率转换装置，它包括一杂讯整形器以及一取样频率转换器。该杂讯整形器，用以接收一数字输入信号，并将该数字输入信号经过杂讯整形转换后，输出一n位元数字流。该取样频率转换器是电连接该杂讯整形器，接收该n位元数字流，并输出为一数字输出信号。
由于该n位元数字流为位元数较少的数字信号，以一位元信号为例，在计算各内插点数值大小时，仅需以内插函数相加，这样可使用更小电路面积完成。
本发明藉由以下附图与详细说明而可获得一更深入的了解。
(4)附图说明
图1(a)是现有一阶Delta-Sigma调变器；
图1(b)是现有二阶Delta-Sigma调变器；
图2(a)是现有弦波信号经Delta-Sigma调变产生的输出波形示意图；
图2(b)是现有弦波信号经Delta-Sigma调变产生的频谱分析示意图；
图3是现有过取样Delta-Sigma数字-模拟转换器；
图4(a)是以模拟的现有技术，将两个不同取样频率(Sample Rate)的数字信号转换为模拟信号相加示意图；
图4(b)，是以数字信号处理的现有技术，将两个不同取样频率的数字信号相加的示意图；
图5(a)是本发明实施例的取样频率转换器结构示意图；
图5(b)是本发明应用实施例的过取样数字-模拟转换器结构示意图；
图6(a)是非整数型取样频率转换器(SRC)示意图；
图6(b)是以数字信号处理的技术，进行非整数取样频率转换示意图；以及
图7是本发明另一实施例的数字-模拟转换器结构示意图。
(5)具体实施方式
请参阅图5(a)的取样频率转换装置200，本发明的一种取样频率转换装置200包括一杂讯整形器203以及一取样频率转换器204。该杂讯整形器203接收一第一升频信号，其取样频率为f4，并将该第一升频信号经过杂讯整形转换后，输出一杂讯整形信号。该杂讯整形信号，其取样频率与该第一升频信号相同，且具有较低位元数。该取样频率转换器204是电连接该杂讯整形器203，接收该杂讯整形信号，并输出一第三数字信号，其取样频率为f3。该取样频率转换器204，于计算新取样点的内插数值大小时，由于该杂讯整形信号具有较低位元数，因而计算量可大幅化简。以一位元信号为例，内插数值的计算，仅以加法即可完成，无须利用乘法电路。
该杂讯整形器203的实施方式，可采用现有技术的Delta-Sigma调变器，或任何具有量化杂讯(quantization noise)整形效果的电路。
一般该取样频率转换器204包含：一数字—模拟转换器209、一低通滤波器210以及一取样电路211。请参阅图6(a)。其中，该数字—模拟转换器209用以接收该杂讯整形信号，并将该杂讯整形信号转换为一第一连续时间信号，其波形如同阶梯状。该低通滤波器210，是电连接该数字—模拟转换器209，将该第一连续信号进行滤波，产生一第二连续时间信号。以及，该取样电路211是电连接该低通滤波器210，将该第二连续时间信号取样产生该第三数字信号，其取样频率为f3。由于前述取样电路211对前述第二连续时间信号取样时，第二连续时间信号当中，特定的高频成份，将造成假名效应(aliaseffect)，影响取样频率转换品质。因此前述低通滤波器210，即现有技术当中，所谓抗混淆滤波(anti-alias filter)，其功用在于先行滤除前述特定高频成份，以避免发生假名效应。
前述概念，皆可使用数字方式完成。其中，前述数字—模拟转换器209与前述低通滤波器210，其脉冲响应(impulse response)相当于一内插函数(interpolation function)，请参阅图6(b)。因此，前述取样电路211，以取样频率f3，对前述第二连续时间信号取样，在数字电路当中，即相当于以取样频率f3，标定各内插点的位置，并以前述内插函数，计算该内插点的数值大小。内插函数的实施方式，可使用硬件计算函数值，亦可使用只读存储器(ROM)，以查表法予以实施。
举例而言，令x[n]＝+1或-1，表示前述一位元的杂讯整形讯号，其中n为一整数，表示时间序列。Xc(n)表示述第二连续时间讯号，Xc(n)＝∑x[i]·F(n-i)，其中F(x)为内插函数。由于Xc为连续时间讯号，因此其中所使用的参数n可为非整数。以取样频率f3重新取样后，其输出可表示为y[n]＝Xc((f3/f4)·n)＝∑x[i]·F((f3/f4)·n-i)。实施时，仅需计算y[n]＝∑x[i]·F((f3/f4)·n-i)，其中F(x)函数值可利用只读存储器储存，由于x[n]＝+1或-1，计算y[n]时，仅需查表与加(减)法，无需使用乘法。
藉由前述杂讯整形器203，加上前述取样频率转换器204，即可完成升频倍率当中非2的乘幂部分。其优点在于：杂讯整形器203的输出信号，位元数低(例如：一位元)，可大幅减低前述取样频率转换器204，进行非整数倍率的取样频率转换，所需运算的复杂度。以一位元信号为例，在计算各内插点数值大小时，仅需将内插函数相加，毋需使用乘法，这样可大幅减少所需资源(例如，可使用更小的电路面积完成前述工作)。反之，以传统方式进行非整数倍频升频，由于并非以一位元信号内插，需要大量乘法，才能完成。
请参阅图5(b)，是为本发明应用实施例的过取样数字-模拟转换器结构示意图。如图5(b)所示，一种过取样数字-模拟转换器包含一第一取样频率转换器201、一第二取样频率转换器202、一第一杂讯整形器203、一第三取样频率转换器204、一数字合成器205、一第二杂讯整形器206、一数字-模拟转换器207以及一低通滤波器208。其中，该第一取样频率转换器201用以接收一第一数字信号，该第一数字信号具有一第一取样频率f1。并将该第一数字信号升频以产生一第一升频信号，该第一升频信号具有一第三取样频率f3＝128f1。该第二取样频率转换器202用以接收一第二数字信号，该第二数字信号具有一第二取样频率f2。并将该第二数字信号以2的乘幂数值128升频以产生一第二升频信号，该第二升频信号具有一第四取样频率f4＝128f2。该第一杂讯整形器203电连接该第二取样频率转换器202，用以接收该第二升频信号，并将该第二升频信号转换输出为一杂讯整形后的一第一1位元(1-bit)数字流。该第三取样频率转换器204是电连接该第一杂讯整形器203，接收该第一1位元数字流，将该第一1位元数字流转换输出为一第三数字信号具有取样频率f3。该数字合成器205是电连接该第三取样频率转换器204与该第一取样频率转换器201，将具有相同取样频率f3的该第三数字信号与该第一升频信号相加，产生一合成信号。该第二杂讯整形器206是电连接该数字合成器205，将该合成信号转换输出为一杂讯整形后的一第二1位元数字流。以及，该数字-模拟转换器207是电连接该第二杂讯整形器206，将该第二1位元数字流转换输出一模拟信号。其中该过取样数字-模拟转换器还包含一低通滤波器208，是电连接该数字-模拟转换器207，用以将减少该模拟信号的高频量化杂讯。
在本发明的应用实施例中，该第二取样频率转换器202的升频倍率是为二的乘幂值。该第三取样频率转换器204的升频倍率是一非整数值。以f1＝48KHz、f2＝50KHz为例，该第三取样频率转换器204，是将该第一1位元数字流转换输出为该第三数字信号，取样频率由f4＝128f2转换为f3＝128f1，其升频倍率为f1/f2＝0.96。
请参阅图7，是为本发明另一应用实施例，如图7所示，一种数字-模拟/模拟-数字转换装置包括一数字-模拟转换装置以及一模拟-数字转换装置。由于该模拟-数字转换装置包括一Delta-Sigma模拟-数字转换 220以及一取样频率转换器221，该Delta-Sigma模拟-数字转换器220具有一杂讯整形的特性，其输出信号为一位元数字信号，将该一位元数字信号输入到该取样频率转换器204，亦可达到转换出任意的取样频率。综合上述，本发明提供一种可以产生任意取样频率的取样频率转换器，该取样频率转换器具有一Delta-Sigma调变器，使得不同取样频率的输入信号，经由本发明的技术，可以容易将不同取样频率的数字信号转换出所需的取样频率，进而直接相加，以解决现有技术的缺失，进而实现本发明的研发目的。因此应用本发明的技术，有助于因应制程进步，数字电路面积缩小化的趋势。避免现有技术需要使用较多数字-模拟转换器所造成的缺失。