半导体功率器件和形成方法 【技术领域】
本发明一般涉及半导体制造，并更具体地说涉及一种MOS功率器件及其制造方法。
背景技术
一种制作高功率金属氧化物半导体(MOS)器件的技术采用被形成在半导体器件上的厚金属化(功率金属)以提供电流至半导体器件电路。功率金属可有效降低接通电阻(Ron)、消除不一致开关、增加热容量、形成螺旋电感、和改进载流能力与半导体器件的电迁移可靠性。
图1表示包括功率金属结构9A和9B的一种现有技术功率金属结构。功率结构9A和9B包括厚铜膜9、籽层8、和被形成在钝化层6上的粘附/阻挡层7。功率金属结构9A和9B通过焊盘开口10、11和12经互连(interconnect)3、4和5电连接至半导体器件。如参照没有焊盘开口的互连2所示，不是所有互连电接触功率金属结构。因此，覆盖互连2的部分钝化层6也起到将互连2从功率金属结构9A电隔离的作用。
但是，钝化层6与功率金属结构9A之间的残余膜应力和热膨胀系数(CTE)差异可导致功率金属结构9A与钝化层6之间的剪切应力。超过钝化层6的断裂强度的剪切应力可在钝化层6中产生裂纹或缺陷X，这可以导致互连2与功率金属结构9A之间的电短路。在极端条件下，剪切应力也可以产生下面互连2的横向剪切。剪切应力产生于功率铜结构的收缩，如矢量A1、A2、A3和A4所示。该应力的作用力在功率金属结构9A和9B的边缘区域处最高，并向功率金属结构9A和9B地中心区减小。某些缺陷在可靠性加载之后可检测，并根据缺陷的严重程度，可在内置或最终试验可检测，在这种情况下产量受影响。如果缺陷不被检测，它产生作为实地(in-the-field)故障的风险并成为可靠性问题。一种减小功率金属诱发剪切应力的现有技术方法是降低功率金属薄膜的厚度。但是，这是不利的因为它可否定前面所述的功率金属的优点。
【发明内容】
根据本发明的一方面，提供一种形成半导体器件的方法，该方法包括：在半导体器件衬底上形成第一互连和第二互连；在第一和第二互连上形成钝化层；形成通过钝化层的开口，其中第一开口暴露一部分第一互连，而第二开口暴露一部分第二互连；在部分钝化层上形成应力缓冲特征；和在部分应力缓冲特征上形成导电结构，其中导电结构通过第一开口被电连接至第一互连并通过第二开口被连接至第二互连。
根据本发明的另一方面，提供一种形成半导体器件的方法，该方法包括：形成覆盖半导体器件衬底的第一互连和第二互连；在第一互连和第二互连上形成钝化层；图案化钝化层以限定暴露部分第一互连的第一焊盘开口和暴露部分第二互连的第二焊盘开口；在钝化层上形成导电元件；和在导电元件上形成第一导电结构和第二导电结构，其中第一导电结构被从第二导电结构物理分隔开，并且，其中第一导电结构通过导电元件被电连接至第二导电结构，其中第一导电结构、第二导电结构和导电元件的组合限定电连接第一互连和第二互连的导电特征。
【附图说明】
本发明的特征和优点将从下文联系附图详述中更清楚地被理解，图中相同标号指类似和相应部件，其中：
图1的截面图表示覆盖半导体器件的现有技术功率金属结构。
图2-9表示本发明的一种实施方式，表示一种功率金属结构和它的形成方法，其中功率金属结构包含在功率金属结构与下面的钝化层之间的应力缓冲特征；和
图10-13表示本发明的另一实施方式，表示一种功率金属结构和它的形成方法，其中功率金属结构包含在功率金属结构的相邻段之间的内置裂缝。
本领域的技术人员理解图中的元件是用以简单清楚表示的目的，不必被按比例绘制。例如，图中某些元件的尺寸可以相对于其它元件被放大以帮助本发明的实施方式的理解。
【具体实施方式】
本发明考虑一种减少与由被形成在半导体器件上的功率金属结构所诱发的剪切应力相关的缺陷的方法和结构。典型地，利用铜、镍或金形成功率金属结构。但是，可以利用本领域的技术人员所知的多种导电材料形成它。
本发明人认识到由功率金属结构产生的剪切应力可以影响半导体器件的产量和可靠性。因此，在一种实施方式中，在功率金属结构与钝化层之间形成一种聚酰亚胺特征。该聚酰亚胺起到降低两薄膜之间的剪切应力的缓冲的作用。在另一实施方式中，功率金属结构被设计为带有裂缝。该裂缝通过将功率金属结构分为较小的多段，降低与相当大的功率金属结构相关的总应力。与具有相似厚度的连续功率金属结构相比带有裂缝的功率金属结构产生较小的下面膜中的峰值应力。
现在将参照附图更全面地说明本发明的实施方式。图2表示部分制作的半导体器件200的截面图。如图2所示，半导体器件200包括被形成在半导体器件衬底20上的最上互连22、23、24和25。本说明书中所用的最上互连层面指在最上钝化层面形成之前和下面的中间层面(interlevel)电介质(ILD)层、通道和互连形成之后的互连层面。为简化绘图，与半导体衬底20相关的图示细节被省略。但是，本领域的技术人员理解半导体衬底20可包括一个或更多层面的ILD、通道和互连，以及有源和无源器件，例如晶体管、存储单元、电容器、电阻等。
如图3所示，钝化层30已经被形成在半导体器件衬底上。在一种具体实施方式中，钝化层30包含覆盖CVD磷硅酸盐玻璃(PSG)层的化学气相沉积(CVD)氮化硅层，该CVD磷硅酸盐玻璃层覆盖等离子体增强CVD二氧化硅硬掩膜层。氮化物和PSG层的组合厚度在约300-900纳米的范围内，而硬掩膜层的厚度在100-300纳米之间。使用常规光刻法图案化钝化层30并使用常规等离子体或湿电介质刻蚀方法蚀刻钝化层30以限定暴露部分互连23、24和25的钝化开口32。
图4进一步表示图3所示的半导体器件衬底，在沉积、图案化和刻蚀聚酰亚胺层之后在钝化层30上形成应力缓冲结构40。在一种实施方式中，该聚酰亚胺层为一种利用常规旋涂方法涂覆的3-6μm厚的光可成像聚酰亚胺层。利用常规方法显影或刻蚀该聚酰亚胺层以限定聚酰亚胺应力缓冲特征(应力缓冲层)40。如果必要的话，应力缓冲层40可以在350摄氏度以上烘烤以释放挥发性有机物和水分。此外，可利用等离子体灰化(ash)方法在形成应力缓冲层40后从互连23、24和25的被暴露表面去除有机残留物。
可以限定应力缓冲层40的尺寸以使它们不物理接触互连23、24和25，从而最小化材料相互作用。此外，可以限定应力缓冲层40的尺寸以使它们被形成在部分互连23、24和25上以提供增加的应力保护。在一种实施方式中，应力缓冲层40为被形成在钝化层上的连续结构。在另一实施方式中，应力缓冲层40仅被形成在钝化层的特定区域上或作为离散图案，例如可以降低应力或者相应地保证功率金属结构与互连之间的可靠接触的“岛”或“条”或任何其它形状。此外，应力缓冲层40可由多种除聚酰亚胺之外的不同材料形成。例如，使用其它有机材料，例如苯环丁烯(benzocyclobutene)(BCB)或聚苯并恶唑(PBO)。
本发明人已经认识到钝化层中的峰值(最大)剪切应力发生在功率金属结构的边缘区域，并且材料失效和相应的半导体器件失效通常发生在最大剪切应力区中。该应力的大小受功率金属结构的尺寸(长度、宽度和厚度)影响。有利的是形成功率金属结构的边缘在应力缓冲层40上的应力缓冲结构40，以使峰值剪切载荷作用于聚酰亚胺上而不是钝化层上。与塑性聚酰亚胺相比，钝化层较脆并且更容易在压力下断裂。
图5所示的为图4所示的半导体器件衬底在被暴露衬底表面上形成粘附/阻挡层50和籽层52之后的截面图。在一种实施方式中，采用常规溅射沉积方法沉积粘附/阻挡层50之后，衬底先被溅射清洁。在一种实施方式中，粘附/阻挡层50为一种厚度在约150-300nm范围内的钛钨层。在另一实施方式中，粘附阻挡层50可包括钛、氮化钛、镍钒、铬或其这些材料的组合。在沉积粘附/阻挡层50之后，籽层52被沉积在暴露衬底表面上。在一种实施方式中，籽层52为厚度在450-600nm范围内的溅射沉积铜层。在另一实施方式中，其它导电材料，例如金可被用于形成籽层。通常地，溅射预清洁、粘附/阻挡层50沉积和籽层52沉积全部在相同的处理工具内顺序被沉积，尽管这不必是本发明的要求。根据聚酰亚胺处理与粘附/阻挡层和籽层沉积之间的时间段，或者如果必要的话，可包含脱水烘烤步骤以从应力缓冲层40去除吸收的水分。不能充分地从聚酰亚胺去除过量水分可随后导致功率金属结构的层离。
图6所示的为图5所示的半导体器件衬底的截面图，进一步表示半导体衬底上的抗蚀剂层60的图案化以限定开口62。抗蚀剂层60厚于随后被沉积的功率金属薄膜厚度(通常功率金属薄膜厚度在4-40μm的范围内)。限定开口62的图案化方法为常规的方法。为增加的厚抗蚀剂层，可结合多个抗蚀剂涂层和烘烤步骤。如图6所示，开口62暴露部分籽层52。
图7所示的为图6所示的半导体器件衬底在开口62内形成导电(功率金属)薄膜70之后的截面图。在一种实施方式中，功率金属薄膜70为采用常规电镀法沉积的铜膜。此外，无电镀可被用于沉积功率金属薄膜70。功率金属薄膜70也可以采用金来形成，或可包含合金元素，例如镁、铟、锡、铬、锌、碳、锆、钯、钛、铁、铌、镁等。在另一实施方式中，功率金属薄膜可包括多层导电材料，例如铜、镍、金或铜、镍、钯或其组合。在一种具体实施方式中，功率金属薄膜70为厚度在约4-25μm的范围内的铜膜。
图8所示的为去除被图案化抗蚀剂特征60之后的图7所示的半导体器件衬底的截面图。可采用常规抗蚀剂剥离方法去除被图案化抗蚀剂特征60。例如，采用含氧等离子体灰化方法或湿化学方法。
图9所示的为去除籽层52和粘附/阻挡层50暴露的剩余部分并形成功率金属结构90之后的图8所示的半导体器件衬底的截面图。在一种实施方式中，利用喷酸工具或者替代地在搅拌槽中使用亚氯酸或过硫酸铜蚀刻剂去除Cu籽层52。然后可采用热过氧化氢剥离粘附/阻挡层50暴露的部分。在另一实施方式中，可结合稀硫酸洗以去除残留表面氧化铜，并可结合含氧灰化处理步骤以清洁被暴露聚酰亚胺表面从而减少漏电。
由于多种原因结合应力缓冲层40所使用的功率金属结构90优于现有技术的功率金属结构。首先，应力缓冲层40减少作用于下面的钝化层30、互连22-25和半导体衬底20上的功率金属结构剪切应力。剪切应力的减少相应地减少应力诱发缺陷，例如钝化层裂纹，如图1中缺陷X所示。应力缓冲层40通过防止功率金属结构与下面的互连之间的电短路改进晶片产量和器件可靠性。此外，聚酰亚胺应力缓冲层40允许有源器件(未显示)的布置设计包括引线接合焊盘区域下的位置，如图9的接合线92所示。应力缓冲层40通过在功率金属结构与钝化层之间提供缓冲垫保护下面的脆ILD层不损害热声波(thermosonic)引线键合的效果。在有源器件上设计接合焊盘的能力改进设计效率、降低管芯成本和进一步降低器件接通电阻。
应力缓冲层40也平面化表面形貌，这可以减少籽层50金属纤维状(stringer)缺陷(如图1中缺陷Y所示)的形成。纤维状缺陷Y是被插入钝化层30的裂缝中的残留金属阻挡层50的结果。如果在金属阻挡层蚀刻过程中纤维状缺陷Y未被完全去除，它们可以在相邻功率金属结构之间产生电短路。应力缓冲层40覆盖并从而防止钝化层裂缝内金属阻挡层的形成。
图10-13表示本发明的另一实施方式。通过将功率金属结构分段其中由未被去除的籽层和阻挡层部分提供各段之间的电连续性，降低功率金属结构的应力。图10的截面图包括类似于前面参照图2-9的衬底20、互连22-25、钝化层30、粘附/阻挡层50和籽层52的衬底100、互连102、103、104和105、钝化层1030、粘附/阻挡层1050和籽层1052。
如图10所示，粘附/阻挡层1050被沉积在钝化层1030上，并且互连102-105和籽层被沉积在粘附/阻挡层1050上。然后，在沉积籽层1052之后，衬底被图案化以形成抗蚀剂特征1060、1064和1066。使用类似于形成前述参照图6的抗蚀剂特征60所用的材料和方法形成抗蚀剂特征。抗蚀剂特征1064将随后被沉积的功率金属结构划分为由开口1061所限定的三较小的段。抗蚀剂特征1066将从相邻功率金属结构分离随后被沉积的分段功率金属结构。
现在参照图11，导电膜被沉积在开口1061和1062内，从而形成导电结构1091和1092。可采用类似于被用于形成前面参照图7所述的功率金属薄膜70的方法和材料形成结构1091和1092。在图12中，抗蚀剂层1060、1064和1066被去除以暴露部分籽层1052。采用类似于前面参照图8所述的去除抗蚀剂层60的方法完成去除。
现在参照图13，采用前述去除图9中暴露的籽层52部分和粘附/阻挡层50部分的方法和化学去除所选剩余暴露的籽层1052部分和粘附/阻挡层1050部分。但是，与现有技术不同，本实施方式有利地使用蚀刻剂的润湿性或宏加载(macroloading)作用仅去除由至少最小距离W分离的导电元件之间的籽层1052和粘附/阻挡层1050部分。最小距离W被定义为相邻导电结构之间的距离，其中蚀刻剂能够去除籽层1052和粘附/阻挡层1050部分以电绝缘两个功率金属结构。在本实施方式中，仅去除相邻导电结构1092与1091之间的籽层1052和粘附/阻挡层1050部分。如图13所示，相邻导电结构1092与1091之间的籽层1052和粘附/阻挡层1050部分的去除定义功率金属结构130A和130B。
但是，功率金属结构130A，被进一步分段为被小于最小距离W的距离S分隔的导电结构1091。在这些导电结构被距离S分隔的区域中，蚀刻剂实质上不能去除相应的籽层1052和粘附/阻挡层1050部分。因此，导电结构1091之间的电连接被保持。
在一种实施方式中，作为使用湿刻蚀方法的结果，发生一个区域的选择蚀刻而不蚀刻另一区域。在这种情况下导电结构之间的距离为W或更大，即，在1091与1092之间，蚀刻剂可以流入导电结构之间的空腔，润湿被暴露的籽层1052表面，并蚀刻被暴露籽层1052和粘附/阻挡层1050以限定分离的功率金属结构130A和130B。但是，如图13所示，在导电结构之间的距离为小于W的距离，例如相邻导电结构1091之间的距离S的情况下，蚀刻剂不充分地流入空腔润湿暴露的籽层1052和粘附/阻挡层1050。因此，在区域1065籽层1052和阻挡层1050实质上保持完整。这些剩余的籽层1052和阻挡层1050部分电连接导电结构1091。区域1065和导电结构1091中的剩余籽层1052和粘附/阻挡层1050部分(连接导电元件)的组合限定包含功率金属段134的分段的功率金属结构130A(导电特征)。
功率金属结构130A优于图1的现有技术的功率金属结构9A，因为通过功率金属段134之间的裂缝设计降低下面薄膜和互连中的峰值剪切应力的大小。因此，与现有技术的物理上连续的一个功率总线的功率金属结构9A不同，本实施方式考虑一种电连续功率金属总线被分为较小的互连段的结构和形成方法。因此，由分段功率金属总线施加于下面薄膜的峰值剪切应力的大小小于与连续功率金属结构相联系的峰值剪切应力的大小，特别是朝该功率金属结构的边缘区域。峰值剪切应力的大小可降低以使如图1所示的缺陷X不产生。
与通过在钝化层与功率金属结构之间提供中间应力缓冲减少功率金属结构的剪切应力作用的前述实施方式不同，本实施方式通过将功率金属结构9A分为电连接的小段130A有利地减少与功率金属结构9A相联系的峰值剪切应力。此外，本实施方式的优点在于它可以在不需要使用附加或复杂处理步骤的条件下被结合。并且，使用分段功率金属结构也可以减少当增加功率金属结构的厚度时可遇到的晶片弯曲问题。
图14和15所示的数值模拟图说明剪切应变与厚度为约13、25和50微米的铜功率金属结构的长度(或宽度)之间的关系。如图14和15所示，由13微米厚功率金属结构所施加的剪切应变对长度相对敏感，而由25和50微米厚功率金属结构所施加的剪切应变增加直至功率金属结构的长度达到约250微米，此后剪切应变稳定。如图15所示，25微米厚的长度约为70微米的铜功率金属结构(对应于图13所示的分段部分134)施加约与13微米厚的铜功率金属结构相同数量的剪切应力。类似地，50微米厚长度约为50微米的铜功率金属结构(对应于图13所示的分段部分134)施加约与13微米厚的铜功率金属结构相同数量的剪切应力。因此，本领域的技术人员理解对长度、宽度和厚度位于具体尺寸范围内并且分段功率金属结构可以被设计为获得最佳结果的功率金属结构而言分段可以是最有效的。
在前述说明书中，已经参照具体实施方式说明本发明。但是，本领域的技术人员理解在不偏离如下文权利要求中所提出的本发明的领域的前提下可以做出多种修改和改变。因此，本说明书和附图被认为是例示而不是限制的概念，并且所用这些修改意图被包括在本发明的领域内。已经参照具体实施方式说明优点、其它优势和问题的解决方案。但是，优点、优势和问题的解决方案，和可能导致优点、优势和问题的解决方案发生或变得更显著的任何元素不被认为任何或所有权利要求的关键、必要或基本特征或元素。