金属容器结构的平面化 发明领域
本发明一般涉及半导体器件的制造，尤其涉及一种在半导体器件内的开孔内形成导电材料的方法。本发明也涉及根据这里提出的方法的各种实施例而形成的结构。
发明背景
在集成电路的制造中形成各个层，譬如导电层和绝缘层。例如，在半导体器件的形成期间，譬如动态随机存取存储器(DRAM)，用绝缘层来电气分离像经掺杂的多晶硅、铝、金属硅化物等等这样的导电层。通常需要导电层通过绝缘层内的空穴或开孔而互连。这样的开孔通常被称为接触孔，如当该开孔通过绝缘层延伸到活动区域；或者被称为通路，如当该开孔通过两个导电层间的绝缘层而延伸。开孔的型面具有特定的重要性，从而当接触孔或通路被提供并且接着被填充一种或多种导电材料时，可以实现特定的特征。
当提供用于半导体器件内的某存储单元电容器时，例如DRAM，导电材料也在开孔中形成。存储器容量和大小是存储器单元的重要特征。一般地，存储器单元是用在两个传导电极间插入的介电常数材料形成地。可以用各种导电材料的一个或多个层作为该电极材料。
容器型单元电容器结构一般包括绝缘层在已在衬底上形成的现有构形上的形成，然后开孔被蚀刻在绝缘层。这些开孔允许对下面的构形的进入，例如对于单元电容器，该构形可能包括如导电插塞、活动衬底区域等这样的导电区域。此后，开孔内形成一个导电层，它被用来形成该单元电容器的底电极，该导电层也可以在该绝缘层的上表面形成。接着可以用氧化物材料层在该导电材料上填充该开孔。此后，该氧化物材料被移除以露出该导电材料层。然后，位于开孔外的(例如在绝缘层的顶面上的)暴露的导电材料层被移除以分离相邻的导电开孔，从而用各容器间的暴露的绝缘材料形成独立的容器。接着，仍在填充该导电开孔的氧化物材料被移除，留下有衬里底电极的开孔用于形成该容器型的单元电容器。
存储器容量和大小是存储器单元的重要特征。保持器件的存储器容量并减小其尺寸的一种方法是增加该存储单元电容器的介电层的介电常数。因此，可取的是在两电极间插入的应用中使用高介电常数的材料。对于这样的高介电常数的电容器有，许多导电金属都是合乎需求的电极材料，譬如：铂、铑、铱、锇和其它第VIII族的金属；如铜、银和金这样的其它过渡元素金属；如铝这样的第IIIa族和第IVa族金属；以及它们的合金。
然而，许多上述的像铂或者铂合金(例如，铂-铑合金)这样的VIII族金属并不能顺利地被平面化。图1A示出说明性的平面化问题。图1A示出半导体器件10的截面部分。绝缘层12在衬底11上形成。开孔15在该绝缘层12内形成，在该衬底11的表面上停止。为了形成电容器型结构的下电极或底电极，金属层20在该绝缘层上形成并且作为开孔15内的衬里。此后，光阻层25在该金属层25上形成以完全填充该开孔15。在平面化之后，层25的上部与位于开孔15外部的金属部分20一起被移除，从而产生非虚线的衬里部分30。然而，如图1A所示，开孔15上部区域或边缘处的金属经常被变形或涂污。像平面化过程中的投影35表现的那样，该金属材料被塞入容器开孔15的中央。容器开孔15内金属的这种形变产生不期望的剖面并且在从开孔15内部移除光阻材料25时也是有问题的。
如图1B所示，它示出与金属的使用相关的进一步问题，其中金属层25未被平面化而是被蚀刻。然而，在把湿蚀刻该金属层25返回绝缘层12以后，该光阻层25被从金属层拉开，从而考虑到不期望的金属层部分的移除，如图1B中不期望地被蚀刻的区域40所示。
因此，本领域中需要一种在半导体器件内的开孔内形成半导体材料的新方法。也需要包含在那里形成的半导体材料的较好的结构。
发明摘要
根据本发明，提出一种在开孔中提供导电材料的方法。该过程包括，首先导电材料在该开孔中以及在至少一部分开孔外的绝缘材料上形成。接着，含金属的填充材料在至少一部分该导电材料上形成，从而使一些该含金属的材料位于该开孔内部。然后移除该开孔外的至少一部分导电材料。此后，该开孔内的至少一部分含金属的填充材料被移除。
本发明还提供形成电容器的底电极的方法。在开孔内提供第二导电材料，与第一导电材料接触。该开孔外的至少一部分绝缘材料上也提供了该第二导电材料。接着，在该开孔内和该绝缘层上的至少一部分导电材料上提供含金属的填充材料。然后移除该开孔内的至少一部分含金属的填充材料，从而该第二导电材料形成电容器的底电极。
也包括一种在衬底上的绝缘层中的开孔内提供导电材料的方法，其中该开孔接触衬底表面的一部分。首先，导电材料淀积在至少一部分开孔的内部并且在该开孔外的至少一部分绝缘材料的表面上。接着，含钨的填充材料淀积在该衬底的表面部分上的至少一部分导电材料上以及该开孔外的绝缘材料上。那时，该钨材料至少部分地填充该开孔。然后移除至少一部分含钨的填充材料和该开孔外的绝缘材料上的导电材料。该移除过程受平面化的影响。接着，至少一部分该含钨的填充材料被从该开孔移除。
根据本发明的另一方面，结构由上面有绝缘材料的衬底组成。也有导电材料在该开孔的至少一部分表面和该开孔外的至少一部分绝缘材料上形成。含钨的填充材料在该开孔内的至少一部分导电材料以及该开孔外的绝缘材料上形成，从而该含钨的填充材料至少部分地填充该开孔。
本发明的另一个结构也包含衬底以及在衬底上的绝缘材料。导电材料在该开孔的大致所有内表面上形成。含钨的填充材料在该导电材料上形成并且大致填充该开孔。该导电材料和含钨的材料在该开孔的顶部大致共面。
本发明的还有一个方法有益于形成电容器的底电极以及半导体器件内的位线导电插塞。第一开孔通过器件内衬底上的绝缘材料的表面形成，从而至少一部分该开孔接触第一导电材料。然后，第二导电材料形成于接触该第一导电材料的开孔的至少一部分表面上，以及该开孔外的绝缘材料的至少一部分表面上。保护层接着在该第二导电材料上形成。然后，第二开孔通过该保护层和该绝缘材料上的第二导电材料以及该绝缘材料而形成。至少一部分该第二开孔接触第三导电材料。然后移除该保护层。含金属的填充材料接着形成于该第一开孔内的第二导电材料上以及该开孔外的绝缘材料上。
该含金属的填充材料进一步在该第二开孔上形成，从而使该含金属的填充材料至少部分填充第一和第二开孔。从而，位线导电插塞在该第二开孔内形成。接着，移除至少一部分该含金属的填充材料以及位于两个开孔外的绝缘材料上的导电材料。此后，至少一部分来自该第一开孔的含金属的填充材料被移除，以形成该电容器的底电极。
本发明也提供了一种平面化形成于开孔上的导电材料的方法，而无须变形该材料。该导电材料与含金属的填充材料接触，从而该填充材料在该导电材料上并且至少部分地填充该开孔。然后，该导电材料和该含金属的填充材料被平面化，从而该导电材料和该填充材料的顶部与该开孔的顶部大致共面。
通过下面的详细说明以及说明了本发明的各种示例性实施例的附图，本发明的其它优点和特征将变得更加明显。
附图简要说明
图1A和1B说明了与平面化导电金属器件有关的问题。
图2A是半导体器件在中间的制造步骤中的截面图。
图2B是图2A所示器件在进一步制造步骤中的截面图。
图2C是图2B所示器件在进一步制造步骤中的截面图。
图2D也是图2B所示器件在进一步制造步骤中的截面图。
图2E是图2C所示器件在进一步制造步骤中的截面图。
图2F是图2F所示器件在进一步制造步骤中的截面图。
图3A是半导体器件在中间的制造步骤中的进一步实施例的截面图。
图3B是图3A所示器件在进一步制造步骤中的截面图。
图3C是图3B所示器件在进一步制造步骤中的截面图。
图3D是图3C所示器件在进一步制造步骤中的截面图。
图4A是半导体器件在中间的制造步骤中的进一步实施例的截面图。
图4B是图4A所示器件在进一步制造步骤中的截面图。
图4C是图4B所示器件在进一步制造步骤中的截面图。
图4D是图4C所示器件在进一步制造步骤中的截面图。
图5A是半导体器件在中间的制造步骤中的进一步实施例的截面图。
图5B是图5A所示器件在进一步制造步骤中的截面图。
图5C是图5B所示器件在进一步制造步骤中的截面图。
图5D是图5C所示器件在进一步制造步骤中的截面图。
图5E是图5D所示器件在进一步制造步骤中的截面图。
图5F是图5E所示器件在进一步制造步骤中的截面图。
图5G是图5F所示器件在进一步制造步骤中的截面图。
图6是基于处理器的系统的框图，该系统包括使用根据本发明构造的结构的集成电路。
优选实施例的详细说明
本发明以其宽泛的实施例针对在半导体器件内的开孔内提供导电材料的方法，并且针对从中形成的结构。
这里应提及术语“衬底”和“晶片”，它们将被理解为包括硅、硅绝缘体(SOI)或硅蓝宝石(SOS)结构、经掺杂或未经掺杂的半导体、由基座半导体基底支持的硅的外延层、以及其它半导体结构。另外，当下面的说明中提及“衬底”或“晶片”，可以使用前面的过程步骤在该基座半导体结构或基底的内部或上面形成阵列、区域或结点。另外，该半导体材料无须是基于硅的，但可以基于硅-锗、锗、铟磷化物、或镓砷化物。这里使用的术语“衬底”也可以指任何类型的通用基座或基底结构。
再次参考附图，图2A说明了制造中间步骤中的半导体器件200。已示出衬底212和形成于该衬底212上的材料层214，该材料最好是如下的绝缘材料，例如硅氧化物或硼-磷-硅玻璃。该层214具有顶面215。用本领域中已知的方法，例如湿蚀刻和/或干蚀刻，在层214内形成开孔216。该开孔216可以表示接触开孔或通路、甚至或者沟或凹槽，并且可以延伸也可以不延伸到该衬底表面(如虚线217所表示)。该开孔216包括底面218和侧壁220。可取的是，该底面218一般是水平表面，该侧壁220从该表面开始延伸。如图2A所示，该侧壁220可以与该底面218大致垂直，或者它们根据开孔的特定使用环境而具有另一个期望的角度或形状。此外，由底面218和侧壁220定义的开孔216可以是任何适合本领域技术人员的需求的形状，包括常规的圆柱形。
现在参考图2B，它描述了一种在开孔216内形成导电材料的说明性的方法。导电材料222在定义开孔216的表面218、220上形成。该导电材料形成于至少一部分该表面218、220上，并且最好形成于大部分或者甚至几乎所有的内表面218、220上。图2B中，该导电材料222被示为材料的大致共形的单层，但本领域的技术人员可以了解，该导电材料222可以是也可以不是共形的，并且也可以由两个或多个层组成。该导电材料222最好由一种或多种VIII族金属及其合金和复合物组成，这些金属可以包括铂、钯、钌、铱、锇和铑，以及像铂-铑这样的合金。铂是本发明方法中使用的优选的导电材料222。其它适合的导电材料包括例如金、铜和银的其它过渡元素金属和例如铝的IIIa族和IVa族金属，以及它们的合金和复合物。
该导电材料212可以用任何合适的方法在开孔216内形成，这些方法诸如：溅射、化学汽相淀积(CVD)或低压化学汽相淀积(LPCVD)、物理汽相淀积(PVD)、电镀和无电镀。可取的是，该导电材料222形成的厚度在几埃到几百埃的范围内，它根据技术人员的需要而改变。
如图2B进一步示出，该导电材料222最好延伸到该接触开孔的外部和层214的顶面215上。如图2B所示，该导电材料222最好形成于层214的几乎全部表面上，或可以形成于那里的任何部分并且随后被蚀刻回来。图2B中也示出该导电材料222的上边缘223a和223b。该上边缘223a、223b在由层214的上表面215形成的平面上延伸，并且它们被从该开孔216的侧壁220延伸上来的垂线的各个平面围绕。
现在参考图2C和2D，在形成该导电材料222之后，填充材料224接着淀积在该导电材料222上。该填充材料224可以是会在下文描述的平面化步骤中防止该导电材料222被大致变形或涂污的任何合适的材料。该填充材料224本身也应能完成最终的移除和/或平面化过程。该填充材料224应该比该导电材料222坚固，甚至更可取的是比半导体工业中使用的典型的光阻材料坚固。可取的是，该填充材料224大致由硬金属组成，更为期望的是由含钨的金属组成，因此可以包括钨、钨合金、钨复合物以及钨化合物。例如，氮化钨(WNx)是非常适合作为填充材料224的一种钨化合物。该填充材料224可以用适当的淀积技术来淀积，譬如CVD或LPCVD，它们使用如WF6和氢化硅(SiH4)作为反应物。其它合适的填充材料可以包括含钛的金属，它们可以包括钛、钛合金、钛复合物以及像氮化钛(TiN)这样的钛化合物。
可取的是，该填充材料224延伸到如图2D所示的开孔216的至少一部分中，或如图2D说明的那样大致填充开孔216。更为可取的是，该填充材料224会大致覆盖该导电材料222的上边缘223a、223b或者与它们大致共同延伸。在图2C和2D中示出了这一实施例。甚至更为期望的是，该填充材料224在绝缘层214的顶面215上与该导电材料222大致共同延伸。该填充材料224将被分配到一个厚度，它一般处在几百埃到几千埃的范围内。
现在参考图2E，接着从器件210移除开孔216外部和层214的顶面215上的导电材料222和填充材料224。可取的是，采用平面化技术实现移除过程，该技术一般涉及表面处材料的机械移除，并且一般包括半导体晶片制造中使用的平整和抛光过程。例如，这样的平面化可以包括化学机械平面化(CMP)、化学机械抛光、使用衬垫和研磨膏剂的平面化过程、使用固定研磨衬垫(既可以单独使用也可以与膏剂或其它液体成分组合使用)的平面化过程。平面化被用于移除表面材料从而在晶片制造过程中提供晶片表面的平整。优选的移除方法是CMP。该移除或平面化处理也可以包括任何数量的由清洗步骤等改变的实际处理步骤，例如，若干时间周期的重复平面化。
如图2E所示，该填充材料224起到在移除/平面化步骤中支持并保护下面的导电材料222的作用，从而大致防止该导电材料222被涂污、刻痕及变形，该变形例如，如图1A中说明的，开孔216中形成的不期望的外伸量。因此，该导电材料层222大致保持不被变形。在平面化完成之后，该导电材料222和该上覆的填充材料224的部分大致全部被移除，该填充材料224处于层214的顶面215上。因此，在优选的实施例中，各侧壁220顶部的导电材料222与层214的顶面215大致共面。在另一个优选的实施例中，开孔216内剩下的填充材料也和层214的顶面215大致共面。
因此，如图2F中所示，开孔216内的填充材料224的大致所有剩余部分被从器件移除。本发明中可使用任何移除填充材料的方法。可取的是，可以使用湿蚀刻或干蚀刻，或它们的组合来移除该填充材料。如果该填充材料224由优选的钨或含钨的材料(如，氮化钨)组成，则可用剥离的方式把该钨材料从开孔216内部移除。作为图2F中移除步骤的结果，该导电材料222完整无缺的留在开孔216内部，大致未被涂污或延伸到开孔216里面。如图2F所示，可取的是，导电材料222的共形层被留在侧壁220和开孔216的底面218上。仍然希望侧壁的顶面与层214的顶面215大致共面。到现在为止，器件200已准备好本领域的技术人员期望的进一步处理。
现在参考图3A，它示出另一个环境中本发明的一个附加实施例。按照常规处理技术通过在金属化衬底307的表面部分305的暴露的接触区域304之前形成接触开孔302来制造半导体期间结构300的一部分。该接触开孔302可以用适当的蚀刻技术(譬如用氟化氢(HF)的湿蚀刻)通过层308形成，该层最好由绝缘材料构成，譬如BPSG或其它适合的材料。层308具有顶面部分309。门栈晶体管321和322也被示出，其中每个又可起到字线或场效应晶体管的作用。门栈321、322的侧面可被用来把该开孔302对准衬底307，从而该开孔可被描述为自对准的接触(SAC)开孔。该器件300还包括衬底内形成的场氧化区域325。按照本领域的技术任意可得到的过程，衬底307内门栈晶体管间适当地形成经掺杂的源/漏区330和335。进一步用侧壁340示出图3A中的开孔302。
现在参考图3B，导电材料350以此前描述的方式淀积在开孔302内。正如前面所提出的，该导电材料最好是过渡元素金属，例如，VIII族材料，且更理想的是铂、铂化合物或铂合金，但也可以是由如前所述的其它导电材料金属。该导电材料形成于层308的侧壁340上、门栈321和322的侧面上、以及衬底307的顶面305的暴露部分304上。可取的是，该导电材料大致覆盖绝缘层308的顶面部分309。图3B还示出接着淀积在该导电材料350上的填充材料360，同样也如前所述。该填充材料360最好是钨或钨化合物，譬如氮化钨、或任何其它合适的比下面的导电材料350坚硬的材料，从而可以包括钛以及像氮化钛这样的钛化合物。如图3B所示，该填充材料最好大致覆盖导电材料350的顶边部分375。更可取的是，该填充材料360在层308的顶面309上大致与导电材料350共同扩展。
现在如图3C所示，导电材料350的部分和接触开孔302外的上面的填充材料360接着被移除，最好通过上面描述的一种或多种平面化技术。结果，导电材料350的顶部理想地大致与层308的顶面309共面。
在图3D中，现在从该接触开孔302内移除填充材料360。理想情况下，大致所有的填充材料360用像蚀刻(如此前的描述)这样的技术从器件310被移除。图3D内所示的器件现在准备好技术人员所需的进一步制造，包括进一步的金属化或其它导电材料在接触开孔302内的导电材料350上附加的淀积。如图3D所示，导电材料350的顶部仍然最好大致与层308的顶面309共面，并大致未被变形、弯曲或外伸到开孔302内。
现在参考图4A，它提出了本发明的进一步实施例。示出了用常规处理技术通过形成开孔402来制造的半导体器件400。该处理的进行先于用按照本发明描述的方法之一在定义开孔402的表面上淀积底电极结构。该器件400包括在衬底407内形成的场氧化区域425，以及可能适当地被掺杂的源区和漏区430、435。门栈晶体管421和422也被示出，其中每个又可起到字线或场效应晶体管的作用。由如BPSG这样的绝缘材料构成的第一层440在该结构400的衬底407上形成。由如多晶硅这样的电气导电材料构成的插塞445在开孔447内形成，它被提供在层440内以提供衬底407的活动源/漏区430的顶面448与稍后将在其上形成的存储单元电容间的电气通信。多晶硅插塞445上可形成一个或多个势垒层，包括图4A所示的层449a和449b。一个或多个势垒层可由像氮化钛、氮化钨、硅化钛这样的化合物，或者可起到势垒层作用的其它金属氮化物或金属硅化物层组成。第二绝缘层443在第一绝缘层440上形成。该开孔402用像蚀刻这样的有效方法被定义在该第二层443内。
现在参考图4B，导电材料450以此前描述的方式淀积在开孔402内。如前所述，该导电材料最好是过渡元素金属或IIIa族或IVa族的金属，并更期望是VIII族金属，包括铂、铂化合物及铂合金。该导电材料形成于层443的侧壁457上，以及该开孔402的底部458上。更可取的是，该导电材料450扩展到该绝缘层443的顶面459上。
如图4B所进一步示出，填充材料465接着按如前所述地淀积在导电材料450上。填充材料465最好是钨或诸如氮化钨的钨化合物，或其它合适的比下面的导电材料450更硬的材料。理想地，填充材料465大致覆盖、与导电材料的顶角部分475共延伸。更理想地，填充材料大致与形成在层443的顶面上的导电材料共延伸。
如图4C所示，现在移除导电材料450的部分以及该接触开孔402外上面的填充材料465，最好是通过上面描述的一种或多种平面化技术。结果，该导电材料450的顶部理想地大致与层443的顶面459共面。
图4D中，该填充材料465从接触开孔402内被移除。理想情况下，大致所有填充材料495用诸如蚀刻等技术被从器件400移除，如此前所述。如图4D所示，该导电材料450从而起到电容器底电极的作用。介质材料层用本领域已知的过程形成于该底电极450上。例如，该电介质层可以是任何具有适当的介电常数的材料，譬如BaxSr(1-x)TiO3[BST]，BaTiO3，SrTiO3，PbTiO3，Pb(Zr，Ti)O3[PZT]，(Pb，La)(Zr，Ti)O3[PLZT]，(Pb，La)TiO3[PLT]，KNO3，Al2O3，Si3N4，SiO2，Ta2O5，TiO2，ZrO2，HfO2和LiNbO3。此后，第二或顶电极475形成于该介质材料470上。在本发明的一个实施例中，该第二电极475也可以由VIII族金属(最好是铂或铂合金)以及其它此前所述的导电材料金属形成。然而，本领域的技术人员可以理解，这两个电极的任一或两者是由一般用于电容器电极结构的任何导电材料形成的。每个电极是形成电极栈的几个层之一也在本领域的范围之内。由此图4D中的结构能起到典型的存储电容器的作用。
现在参考图5A，它示出了本发明的另一个实施例。根据该实施例能够制造位线导电插塞。示出了用常规处理技术通过在衬底507上形成开孔502和504来制造的半导体器件500。该器件500包括场氧化区域508。门栈晶体管509也被示出，其中每个又可起到字线或场效应晶体管的作用。该器件500还包括适当地被掺杂的源/漏区510，它们根据技术人员可得到的过程在衬底507内形成。由如BPSG这样的绝缘材料构成的第一层512在该衬底507上形成。第一导电插塞514在层512内提供的开孔内形成，它提供衬底507内的源/漏区510与稍后将在其上形成的位线导电插塞间的电气通信。
该第一导电插塞514可以由适当导电的材料形成，譬如多晶硅。第二和第三导电插塞516、518也在层512内提供的开孔内形成，以提供源/漏区510与在其上形成的存储单元电容器之间的电气通信。该第二和第三导电插塞也可以由相同或不同于、但最好是多晶硅的适当导电的材料形成。一个或多个势垒层520、522形成于该第二和第三导电插塞516、518上。如上所述，该势垒层可以从像氮化钛、氮化钨、硅化钛这样的化合物、或任何其它金属氮化物或金属硅化物层形成。此后，根据本领域已知的方法，第二绝缘层525用其中定义的开孔502、504形成。开孔502、504最好是用有效的蚀刻技术(如，湿蚀刻或干蚀刻)形成的接触开孔。
现在参考图5B，导电材料530以此前描述的方式淀积在开孔502、504内。如前所述，该导电材料最好是VIII族材料，更理想的是铂或铂合金，但也可以利用其它过渡元素金属(如，铜、银和金)，以及诸如铝的IIIa族或IVa族金属。该导电材料形成于绝缘层525中的开孔502、504内的侧壁532上，以及开孔的底部534上。该导电材料也最好在层525的顶面536上形成。
图5C进一步示出接着用有效的技术淀积在包含导电材料530的该结构500上的保护层540。可取的是，该保护层540是一个光阻层。该保护层用于在绝缘层525内形成开孔，该开孔充当接触开孔542，随后形成用于位线导电插塞的多晶硅插塞514。该接触开孔542接着用适当的蚀刻技术(例如，用CF4，CHF3和氩气的干蚀刻)被蚀刻。图5B中，蚀刻终点是该多晶硅插塞514的顶面。
此后，如图5D所示，该保护层540，如光阻层，被移除。接着，填充材料545如此前所述地淀积在该结构500上。该填充材料最好是硬金属、金属合金或金属化合物，譬如钨或像氮化钨这样的钨化合物，或者任何其它适当的比下面的导电材料530坚硬的材料。如果需要，接触开孔542内钛或氮化钛的淀积步骤可以先于该填充材料淀积步骤。该钛材料将涂覆该接触开孔542的内部以增进绝缘层525内金属的附着。例如，该钛材料可以用CVD过程来淀积。
接着如图5E所示，接着移除导电材料530的部分以及接触开孔502、504、542外的上面的填充材料545，最好是通过上述的一种或多种平面化技术，例如CMP。该含金属的填充材料545起到使该导电材料免于扩散或涂污到该接触开孔502、504内的作用。作为平面化的结果，该导电材料530的顶部最好大致与该绝缘层525的顶面536共面。此外，接触开孔502、504和542内的填充材料545的顶部最好大致与层525的顶面536共面。
现在参考图5F和5G，接触开孔542内的填充材料现在形成和多晶硅插塞514接触的位线导电插塞545a。接着，保护帽555淀积在位线导电插塞545a上。该保护帽最好由像氧化物这样几乎不导电的材料形成。此后如图5G所示，该填充材料545从接触开孔502、504的内部被移除。理想情况下，大致所有的填充材料545用此前描述的诸如蚀刻等技术从接触开孔502、504被移除。由此该导电材料530可起到电容器底电极的作用，正如图4A到4D所说明的那样。
这里描述的结构在半导体工业中具有广泛的应用性，这至少部分是因为它们改进的电气特征。图6中的600处一般说明了一种包括集成电路的典型处理器系统，这些集成电路利用按照本发明形成的一种或多种结构。处理器系统，譬如计算机系统，一般包括中央处理单元(CPU)610、与一个或多个输入/输出(I/O)设备640进行通信的微处理器、以及总线系统670上的硬驱动器，该总线系统可能包括一根或多根总线和/或总线桥。该计算机系统600也包括硬盘驱动器620、软盘驱动器630、随机存取存储器(RAM)660、只读存储(ROM)680以及，计算机系统可包括其它外围设备，譬如也在总线670上与CPU610进行通信的光盘(CD)ROM驱动器630。本发明可用于一种或多种处理器、RAM和ROM、或包含处理器和单板存储器的芯片。虽然图6示出一个示例性的计算机系统结构，其它的许多结构也是可能的。
上面的描述是说明性的示例性实施例，它们能实现本发明的目的、特性和优点。显而易见，可以对已描述的实施例进行许多变化、修改和替代而无须背离本发明的精神或范围。本发明并非被视作受到上述说明或实施例的限制，而只受所附权利要求的范围所限。