《超声成像系统接收前端装置.pdf》由会员分享，可在线阅读，更多相关《超声成像系统接收前端装置.pdf（7页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 (43)申请公布日 (21)申请号 201510970206.1 (22)申请日 2015.12.21 A61B 8/00(2006.01) (71)申请人 无锡海斯凯尔医学技术有限公司 地址 214000 江苏省无锡市新区太湖国际科 技园大学科技园 530 大厦 B401 室 (72)发明人 汪东 邵金华 孙锦 段后利 王强 (74)专利代理机构 北京同立钧成知识产权代理 有限公司 11205 代理人 杨贝贝 黄健 (54) 发明名称 超声成像系统接收前端装置 (57) 摘要 本发明提供一种超声成像系统接收前端装 置， 包括 ： 依次连接的高压脉冲处理芯片、 前端模 拟处。
2、理芯片和至少一个 FPGA 主控单元 ； 所述高压 脉冲处理芯片， 用于激励超声换能器， 并对超声信 号进行收发隔离和选通 ； 所述前端模拟芯片， 用 于对所述超声信号进行放大、 补偿、 CW 混频、 模数 转换及数字解调处理 ； 所述至少一个 FPGA 主控单 元， 用于控制所述高压脉冲处理芯片产生高压脉 冲， 并对所述前端模拟处理芯片进行配置。 整个超 声成像系统接收前端装置使用元器件种类和数量 少、 占用面积小、 结构简单、 集成度高， 便于超声成 像系统的小型化和便携化。 (51)Int.Cl. (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附。
3、图1页 CN 105559825 A 2016.05.11 CN 105559825 A 1.一种超声成像系统接收前端装置， 其特征在于， 包括： 依次连接的高压脉冲处理芯 片、 前端模拟处理芯片和至少一个FPGA主控单元； 所述高压脉冲处理芯片， 用于激励超声换能器， 并对超声信号进行收发隔离和选通； 所述前端模拟芯片， 用于对所述超声信号进行放大、 补偿、 CW混频、 模数转换及数字解 调处理； 所述至少一个FPGA主控单元， 用于控制所述高压脉冲处理芯片产生高压脉冲， 并对所 述前端模拟处理芯片进行配置。 2.根据权利要求1所述的装置， 其特征在于， 所述高压脉冲处理芯片包括： 高压脉冲。
4、发 生器和收发隔离电路； 所述高压脉冲发生器， 用于产生激励超声换能器的高压脉冲， 以使超声换能器产生回 波信号； 所述收发隔离电路， 用于对所述回波信号进行收发隔离处理。 3.根据权利要求1所述的装置， 其特征在于， 所述至少一个FPGA主控单元通过SPI接口 对所述前端模拟芯片进行配置。 4.根据权利要求3所述的装置， 其特征在于， 所述前端模拟芯片包括： 低噪声放大器、 压 控增益衰减器、 可编程增益控制器、 可编程低通滤波器、 连续波混频器， CW I/Q调理电路， 模 数转换器和数字解调电路。 5.根据权利要求4所述的装置， 其特征在于， 所述前端模拟芯片通过低压差分信号高速 串行数。
5、据接口将采样数据传入所述至少一个FPGA主控单元， 所述至少一个FPGA主控单元完 成数据的串并转换并进行数据存储。 6.根据权利要求5所述的装置， 其特征在于， 所述FPGA主控单元完成数据的串并转换， 包括： 所述FPGA主控单元利用内部IOB(输入输出模块)中的两个ISERDES1资源并联完成串并 转换。 权 利 要 求 书 1/1 页 2 CN 105559825 A 2 超声成像系统接收前端装置 技术领域 0001 本发明超声成像技术领域， 尤其是涉及一种超声成像系统接收前端装置。 背景技术 0002 超声成像(超声检查、 超声诊断学)是一种基于超声波的医学影像学诊断技术， 使 肌肉。
6、和内脏器官的大小、 结构和病理学病灶可视化。 超声成像系统接收前端装置， 需要将几 十路甚至上百路的超声换能器所接收到的回波信号经过一系列的放大以及补偿后进行模 数转换， 将采集到的多通道数据送入后端处理机进行数据的存储以及处理。 0003 现有的便携式超声成像系统接收前端装置中， 高压脉冲发生电路、 收发隔离选通 电路、 连续波(Continuous wave， 简称CW)调配电路、 CW I/Q调理电路和数据解调电路等主 要采用分立元器件搭建组成， 这种电路组成会导致超声成像系统接收前端装置使用的元器 件众多、 占用体积大、 结构复杂、 集成度低等问题， 影响超声成像系统的小型化和便携化。。
7、 发明内容 0004 本发明提供一种超声成像系统接收前端装置， 用于解决现有技术中， 超声成像系 统接收前端装置使用的元器件众多、 占用面积大、 结构复杂、 集成度低的问题中至少一个。 0005 本发明提供一种超声成像系统接收前端装置， 包括： 依次连接的高压脉冲处理芯 片、 前端模拟处理芯片和至少一个FPGA主控单元； 0006 所述高压脉冲处理芯片， 用于激励超声换能器， 并对超声信号进行收发隔离和选 通； 0007 所述前端模拟芯片， 用于对所述超声信号进行放大、 补偿、 CW混频、 模数转换及数 字解调处理； 0008 所述至少一个FPGA主控单元， 用于控制所述高压脉冲处理芯片产生高。
8、压脉冲， 并 对所述前端模拟处理芯片进行配置。 0009 可选地， 所述高压脉冲处理芯片包括： 高压脉冲发生器和收发隔离电路； 0010 所述高压脉冲发生器， 用于产生激励超声换能器的高压脉冲， 以使超声换能器产 生回波信号； 0011 所述收发隔离电路， 用于对所述回波信号进行收发隔离处理。 0012 优选地， 所述至少一个FPGA主控单元通过SPI接口对所述前端模拟芯片进行配置。 0013 进一步地， 所述前端模拟芯片包括： 低噪声放大器、 压控增益衰减器、 可编程增益 控制器、 可编程低通滤波器、 连续波混频器、 CW I/Q调理电路、 模数转换器和数字解调电路。 0014 进一步地， 。
9、所述前端模拟芯片通过低压差分信号高速串行数据接口将采样数据传 入所述至少一个FPGA主控单元， 所述至少一个FPGA主控单元完成数据的串并转换并进行数 据存储。 0015 可选地， 所述FPGA主控单元完成数据的串并转换， 包括： 0016 所述FPGA主控单元利用内部IOB(输入输出模块)中的两个ISERDES1资源并联完成 说 明 书 1/4 页 3 CN 105559825 A 3 串并转换。 0017 本发明提供的超声成像系统接收前端装置。 由用于激励超声换能器， 并对超声信 号进行收发隔离和选通的高压脉冲处理芯片， 用于对所述超声信号进行放大、 补偿、 CW混 频、 模数转换及数字解。
10、调处理的前端模拟芯片， 及用于控制所述高压脉冲处理芯片产生高 压脉冲， 并对所述前端模拟处理芯片进行配置的至少一个FPGA主控单元组成， 整个超声成 像系统接收前端装置使用元器件种类和数量少、 占用面积小、 结构简单、 集成度高， 便于超 声成像系统的小型化和便携化。 附图说明 0018 图1为本发明实施例一提供的一种超声成像系统接收前端装置的结构示意图； 0019 图2为本发明实施例二提供的另一种超声成像系统接收前端装置的结构示意图。 具体实施方式 0020 图1为本发明实施例一提供的一种超声成像系统接收前端装置的结构示意图。 如 图1所示， 该超声成像系统接收前端装置， 包括： 依次连接的。
11、高压脉冲处理芯片1、 前端模拟 处理芯片2和至少一个FPGA主控单元3。 0021 其中， 所述高压脉冲处理芯片1， 用于激励超声换能器4， 并对超声信号进行收发隔 离和选通； 所述前端模拟芯片2， 用于对所述超声信号进行放大、 补偿、 CW混频、 模数转换及 数字解调处理； 所述至少一个FPGA主控单元3， 用于控制所述高压脉冲处理芯片产生高压脉 冲， 并对所述前端模拟处理芯片进行配置。 0022 另外， 可以理解的是， 为了实现对超声换能器通道的切换， 上述超声成像系统接收 前端装置中， 还包括高压切换开关5， 高压切换开关5分别与超声换能器4和高压脉冲处理芯 片1连接。 0023 具体的。
12、， 本发明中， FPGA主控单元的数量可以根据FPGA芯片的引脚及用途确定， 比 如选择一个或两个。 举例来说， 若选用两个FPGA芯片， 则可分别选用XC6VLX195T和 XC6SLX150T， 其中， XC6VLX195T可以用来通过SPI接口对前端模拟芯片进行相应的配置， XC6SLX150T可以用来对高压脉冲处理芯片进行控制， XC6VLX195T和XC6SLX150T之间通过一 定数量的输入/输出(in/Out， 简称)IO接口和高速(Rocket)IO接口相连接通信。 0024 本实施例中的超声成像系统接收前端装置， 主要采用两个集成芯片和FPGA主控单 元， 来实现传统超声成像。
13、系统中需要大量的放大器芯片， 二极管桥电路和AD芯片实现的功 能。 该装置将用于激励超声换能器的激励电路和收发隔离开关集成在一片集成芯片内， 无 需额外采用分立元件搭建收发隔离电路， 将对超声信号进行放大、 补偿及模数转换处理的 电路集成在一个芯片内， 使得超声成像系统接收前端装置结构简单， 集成度高。 0025 实际使用时， 高压脉冲处理芯片首先在FPGA主控单元的控制下， 产生并发射高压 脉冲， 激励超声换能器， 超声换能器产生的回波信号会返回至高压脉冲处理芯片， 高压脉冲 处理芯片内部对回波信号的收发进行隔离处理后， 传至前端模拟芯片内， 前端模拟芯片对 超声信号进行放大、 补偿及模数转。
14、换处理后， 将数据发送给FFPGA主控单元， FPGA再对数据 进行处理和存储， 以便后端的波束形成等后处理。 0026 本实施例提供的超声成像系统接收前端装置， 由用于激励超声换能器， 并对超声 说 明 书 2/4 页 4 CN 105559825 A 4 信号进行收发隔离和选通的高压脉冲处理芯片， 用于对所述超声信号进行放大、 补偿、 CW混 频、 模数转换及数字解调处理的前端模拟芯片， 及用于控制所述高压脉冲处理芯片产生高 压脉冲， 并对所述前端模拟处理芯片进行配置的至少一个FPGA主控单元组成， 整个超声成 像系统接收前端装置使用元器件种类和数量少、 占用面积小、 结构简单、 集成度高。
15、， 便于超 声成像系统的小型化和便携化。 0027 图2为本发明实施例二提供的另一种超声成像系统接收前端装置的结构示意图。 如图2所示， 上述图1所示的高压脉冲处理芯片1可以采用HDL6M5585， 相应的， 至少一个FPGA 主控单元13控制HDL6M5585芯片产生高压脉冲。 0028 需要说明的是， 上述高压脉冲处理芯片1还可以采用HDL6M5584， 或其他具有相同 或相似功能的芯片， 本实施例对此不做限定。 0029 进一步地， 高压脉冲处理芯片HDL6M5585包括： 高压脉冲发生器11和收发隔离电路 12； 0030 所述高压脉冲发生器， 用于产生激励超声换能器的高压脉冲， 以使。
16、超声换能器产 生回波信号； 0031 所述收发隔离电路， 用于对所述回波信号进行收发隔离处理。 0032 FPGA主控单元通过通用输入输出(General Purpose Input/Output， 简称GPIO)实 现对高压脉冲处理芯片HDL6M5585的控制。 超声成像系统中， 高压脉冲切换开关和换能器阵 列相连接， 由FPGA主控单元选择要激励的换能器阵列和回波接收通道， 在FPGA主控单元控 制高压脉冲处理芯片HDL6M5585产生高压脉冲激励超声换能器后， 回波信号会返回至 HDL6M5585芯片， 经过HDL6M5585芯片内部的收发隔离处理后， 传至前端模拟芯片内。 0033 具。
17、体的， 所述至少一个FPGA主控单元通过SPI接口对所述前端模拟芯片进行配置。 其中， 上述前端模拟芯片可以为AFE5809。 0034 前端模拟芯片AFE5809内部集成了8通道的低噪声放大器21、 压控增益衰减器22、 可编程增益控制器23， 可编程低通滤波器24， CW混频器25， CW I/Q调理电路26、 模数转换器 27和数字解调电路28。 AFE5809的采样率为50兆赫兹， 采样精度为14位， 信噪比可以达到 77dB， 允许输入的峰峰值电压可以达到1伏特， 压控增益衰减范围可以达到42dB， 回波信号 经过AFE5809芯片的处理后， 会通过低压差分信号(Low Voltag。
18、e Differential Signaling， LVDS)高速串行数据接口将采样数据传入所述FPGA主控单元， FPGA主控单元利 用内部输入输出模块(input/output Blocks， 简称IOB)中的ISERDES1资源完成串并转换并 进行数据存储， 供进一步的处理。 0035 其中， 上述ISERDES1资源的工作模式与FPGA的型号有关。 比如若选择的是 XC6VLX195T， 则ISERDES1资源是工作在单倍数据速率(Single Date Rate， 简称SDR)模式， 那么则需要通过两个ISERDES1资源并联实现双倍数据速率(Double Data Rate， 简称。
19、DDR) 数据解串； 而若选择的是工工作在DDR模式下的FPGA， 则只需一个ISERDES资源即可实现DDR 解串。 0036 在本超声成像系统接收前端装置中， 超声换能器接收到的回波信号首先经过高压 脉冲处理芯片， 实现收发隔离以及通道的选通； 然后信号经过高度集成的前端模拟芯片处 理， 其中包括放大、 时间增益补偿、 CW混频、 滤波、 模数转换及数字解调处理； 接着FPGA控制 单元利用专有资源完成数据串并转换以便后端数据处理。 本技术以较低的复杂度以及功耗 说 明 书 3/4 页 5 CN 105559825 A 5 完成了超声成像前端数据采集任务。 0037 本实施例提供的超声成像。
20、系统接收前端装置， 由包括高压脉冲发生器和收发隔离 电路的高压脉冲处理芯片、 前端模拟芯片和至少一个FPGA主控单元组成， 其中， 前端模拟芯 片包括低噪声放大器、 压控增益衰减器、 可编程增益控制器， 可编程低通滤波器， 连续波混 频器， CW I/Q调理电路， 模数转换器和数字解调电路,高压脉冲处理芯片和前端模拟芯片都 具有较高的集成度， 降低了前端电路面积， 整个超声成像系统接收前端装置使用元器件种 类和数量少、 结构简单， 集成度高， 便于超声成像系统的小型化和便携化。 0038 本领域普通技术人员可以理解： 实现上述方法实施例的全部或部分步骤可以通过 程序指令相关的硬件来完成， 前述。
21、的程序可以存储于一计算机可读取存储介质中， 该程序 在执行时， 执行包括上述方法实施例的步骤； 而前述的存储介质包括： ROM、 RAM、 磁碟或者光 盘等各种可以存储程序代码的介质。 0039 最后应说明的是： 以上各实施例仅用以说明本发明的技术方案， 而非对其限制； 尽 管参照前述各实施例对本发明进行了详细的说明， 本领域的普通技术人员应当理解： 其依 然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征进 行等同替换； 而这些修改或者替换， 并不使相应技术方案的本质脱离本发明各实施例技术 方案的范围。 说 明 书 4/4 页 6 CN 105559825 A 6 图1 图2 说 明 书 附 图 1/1 页 7 CN 105559825 A 7 。