形成电容器之方法及电容器 【技术领域】
本发明系一般而言相关于电容器，并且，特别是相关于高面积效率叠式电容器(area efficient stack capacitors)。
背景技术
电容器系广泛地被应用于集成电路(ICs)中，例如，动态随机存取内存(DRAM)装置之中。然而，经过多年的发展，DRAMs在IC电路上的密度已经增加了许多倍，但是，却仍然继续有更大的密度需求，因此，当DRAM装置变得越来越多地被整合在一起时，则就有需要去产生比已知电容器占据更少面积的电容器，并且，最终地，在受制于各种限制的情形下，则有需要产生占据最小面积的电容器。而在这些限制中最重要的是，保存装置之电流容量(capacitance)的需要，即使在其面积已被降低的情形下。ICs显然是平坦的，而在讨论一电容器的面积最佳化时，也只有该IC的平面，以及在该平面中的面积降低，才是主要考虑的部分。
每一个DRAM单元系包括一单一的晶体管以及一电容器，而因为在该DRAM单元中的每一个电容器必须与在一数组中相邻的电容器相隔离，因此该电容器仅可以占据该DRAM单元面积的一部份。
在每一个DRAM单元中产生较高之电流容量系有利于维持该DRAM的特征。已经有数种增加DRAM之电流容量的方法，其中，该DRAM之介电层可以由具有较高介电系数的材质加以制成，或可以使用较薄的介电层，或是该DRAM可以具有一较大的介电层，然而，最好的方法却是产生具有最大可能表面积的一电容器结构，以增加该DRAM之电流容量。
然而，达成最佳电容器面却会因为数个设计上地挑战而变得非常复杂，举例而言，一般使用电介质可能会受到的限制是其所需要厚度。在最近几年中，所发展的成果已经集中在产生DRAM电容器的高电容率(permittivity)材质，而目前的DRMA系包括有使用被夹在由已掺杂之结晶或多晶硅所制成之两电极间之一薄电介质的电容器，各式各样材质作为电介质的适合性皆已加以测试，而它们的其中之一是钛酸锶钡(barium strontium titanate，BSTO)薄膜，其它可能的电介质则包括STO以及SBT，即使这些材质证明具有可行性及实际实行的可能，但是如此之材质改进在尺寸上的减少却未必能全然满足再更进一步降低电容器面积的需求。
然而，在没有以某种方式降低电容器之面积的情形下，DRAM其相对于IC平面而言，即没有办法在尺寸上再继续地降低，因此，在维持DRAM之电流容量的同时，尚存在有对仅占据IC最小面积之高面积效率电容的一未受到满足的需求。
【发明内容】
本发明系在于指出能够满足至少一些这种未满足之需要的一高面积效率叠式电容器。本发明亦指出一种制造该高面积效率叠式电容器的方法。本发明的方法系牵涉到一元素铂(Pt)间隙壁的形成，氧化硬屏蔽移除，以及半球形粒状之多晶硅处理。这些技术系应用于产生具有一凸起表面之一独立的、空心圆柱形状的Pt电极，其亦可被用作为一电容器的一下部电极，而如此的结果是，该双空心圆柱形状的下部电极的两侧，可被用作为活性电荷储存区域，并且，该两侧的其中之一系具有一凸起的表面，以获得增加一DRAM之电流容量的一较高表面积。
在本发明的一方面观点之实施例中，一方法系加以提供，以在一集成电路中制造一电容器，其中，一Pt层系沉积覆盖于一单元之上，以及一氧化层系沉积覆盖于该Pt层之上，接着，该Pt层以及该氧化层两者系皆被蚀刻，然后，一非晶硅(a-Si)层系加以沉积而覆盖于该已蚀刻的该Pt层以及该氧化层之上，一第二Pt层则接着被沉积而覆盖于该非晶硅层之上，其中，该第二Pt层将于之后被形成为一间隙壁。然后，该第二Pt层进行蚀刻，并且该氧化层被移除，而留下具有一凸起之表面之独立的双空心圆柱形状的下部电极，最后，一介电层系加以沉积，并且，一第三Pt层系被沉积而覆盖于该介电层之上。
【附图说明】
第1A图：其系显示被置于一数组中之一单元上的铂、黏着层、以及氧化层的附图，其系用于形成被形成于本发明之一实施例中的一中间结构；
第1B图：其系显示于本发明之一实施例中，第1A图所示之该中间结构被蚀刻所形成之一更进一步中间结构的附图；
第2A图：其系显示于本发明之一实施例中，第1B图所示之该中间结构被再进一步蚀刻所产生之一另一中间结构的附图；
第2B图：其系显示于本发明之一实施例中，覆盖于第2A图之该中间结构上的非晶硅沉积，以及一更进一步的中间结构的附图；
第3A图：其系显示于本发明之一实施例中，沉积覆盖于第2B图之该中间结构上的一Pt层，以及一更进一步的中间结构的附图；
第3B图：其系显示于本发明之一实施例中，已经被蚀刻之第3A图的该中间结构，以及一更进一步的中间结构的附图；
第4A图：其系显示于本发明之一实施例中，自第3A图之该中间结构移除氧化层以及非晶硅层所形成之另一中间结构的附图；
第4B图：其系显示于本发明之一实施例中，沉积覆盖于第4A图之该中间结构上之一电容器介电膜以产生再另一中间结构的附图；
第5图：其系显示于本发明之一实施例中，于第4B图之该中间结构上沉积覆盖一Pt层以产生一电容器的附图；以及
第6图：其系显示数层Pt层彼此沉积于其上以形成本发明之一实施例之一发展的附图。
【具体实施方式】
第1A图系显示根据本发明之一方法实施例中的一第一步骤，以及一中间(intermediate)IC结构，而此步骤以及接续之相关步骤系在于叙述达成本发明之高面积效率叠式电容器的一实施例。在第1A图中，一浅沟渠隔离1系被植入一基板2之中，一硼磷硅玻璃(boro-phopho-silicate glass，“BSPG”)层10系被形成而覆盖于该基板2之上，以及一绝缘材质5，例如，SiN，则是形成而覆盖于该层10之上。光微影技术，正如于已知技术中已知者，系用于选择性地蚀刻而穿透该等层5以及10，并形成接触孔12，一导电材质，例如，已掺杂之多晶硅、W、或金属W，系被沉积进入该等接触孔之中，并形成接触栓15，而在该等接触栓15被置于适当的位置之后，一高度导电层20，较佳地是铂(Pt)，系被沉积于该结构之上，其中，钌(Ru)、铱(Ir)，以及其氧化物亦可以被用作为替代Pt的电极材料，这是因为Ru以及Ir系为导电材质且对氧化有抗性，因此Ru以及Ir系为Pt的适当替代物，再说，Ru以及Ir两者也都为可导电的。然后，由TiN、TiAlN、或TaN所制成之黏着层25系被沉积于该Pt层20之上，TiN、TiAlN、以及TaN系皆会加强Pt以及氧化层之间的附着、皆有良好的导电性、以及皆可轻易的藉由湿蚀刻处理而加以移除。接着，氧化层30被沉积而覆盖于该层25之上，该层30系为一可移除且可被蚀刻的硬屏蔽。
第1B图系为显示第1A图中该中间结构的附图。在第1B图中，该氧化层30系加以蚀刻，典型地是以反应性离子蚀刻加以进行，而留下一氧化屏蔽开口。在此蚀刻处理期间，在该氧化屏蔽下的任何物质皆不会因此而被蚀刻。
而在第2A图中，该Pt层20系进行蚀刻。然而，该蚀刻处理并不会到达位于该氧化屏蔽之下部分的Pt层，因此，在该蚀刻之后，一Pt层仍然会维持在该氧化屏蔽之下，此所剩下之Pt系被用作为一下部电极。
如第2B图所示，一具有特定结构的层(texturing layer)35，较佳地是非晶硅(a-Si)层，系被沉积而覆盖于第2A图的该中间结构之上。该具有特定结构的层35所具有的表面，系为一有凸出花纹的、有特定结构的、粗糙的、或者是不平坦的、具有突出特征的表面。在所举例说明的实施例中，半球形粒状的多晶硅(“非晶硅”)层35系被沉积而覆盖于在第2A图中所举例说明的结构之上，而此终将会把表面特征授予给该电容器的一电极，如下所述。
在第3A图中，一间隙壁层40，较佳地是Pt，系被沉积覆盖于在第2B图所举例说明的实施例之上。Pt层40会形成一间隙壁层，以制造一空心圆柱状。
第3B图系为显示在第3A图中之该中间结构已经被蚀刻的附图。在第3B图中，该Pt层40系被非等向性地(方向性地)进行蚀刻，以形成该空心圆柱状。
第4A图则是显示第3B图之该中间结构移除氧化层以及非晶硅层的附图。剩余在第3B图之该中间结构中的该氧化屏蔽层30系被移除，而一湿蚀刻则被应用于移除该非晶硅层35，由于该氧化屏蔽层30以及非晶硅层35被移除，因此会形成一独立的双空心圆柱状下部电极，而此空心圆柱状电极则系具有在一IC的一小面积上增加具有大表面积之电容器的功能。
第4B图系显示沉积而覆盖于第4A图之该中间结构上的一电容器介电膜。介电膜45可包含一高介电常数材质，例如，BSTO、STO、或SBT。这些介电膜系会帮助该电容器可于较长的时间周期维持较大量的电荷。
第5图系为显示沉积而覆盖于第4B图之该中间结构上的一导电层的附图。在第5图中，导电层50，较佳地是Pt，系被沉积于在第4B图中之该中间结构的顶部，并被用作为一上部电极，因此，本案的电容器中，在上部以及下部电极之间系具有一介电层。至于该等上部电极，其系具有使其面积最大化却不增加该电容器之尺寸的表面特征，而表面积的增加亦会增加可储存于该电容器上的电荷量，此装置的作用方式系正好相似于一正常的DRAM，并且具有一增加的功能，也就是具有增加该DRAM之电流容量的一复杂形状的电容器的功能。
第6图系而以一宏观角度显示Pt层如何沉积于彼此之上的附图。一下部电极Pt层600系被蚀刻，接续地，一介电层605被沉积覆盖于该下部电极600之上，最后，一顶部Pt电极层610则被沉积而覆盖于该介电层605之上。
当本发明系以做为参考的特定实施例而特别地加以显示以及叙述的同时，熟习此技艺之人将可以了解，在形式上的各式改变以及详细的内容，将可以在不脱离本发明的精神以及范围的情形下执行，正如于所附之权利要求中所提出的一样。举例而言，本发明并不需要对其所显示或叙述的顺序进行限制。