用于制造电子器件的结构体及使用它的电子器件制造方法 【技术领域】
本发明涉及一种电子器件制造用结构体及使用该结构体的电子器件的制造方法，特别涉及一种制作薄膜电容器、强电介质非易失性存储器、薄膜体波谐振器等电子器件时所使用的结构体及使用这种结构的电子器件的制造方法，所述各电子器件包括具有强电介质性和压电性的功能膜及与其邻接设置的导电膜。
背景技术
在薄膜电容器、强电介质非易失性存储器、薄膜体波谐振器等电子器件中，使用强电介质材料和由压电材料构成的功能膜。例如，薄膜体波谐振器具有利用上下两个导电膜(上部导电膜及下部导电膜)夹持由压电材料构成的功能膜的结构，通过在这些导电膜间施加高频信号，能够作为高频滤波器使用。
在这种电子器件中，为了获得良好地器件特性，必须提高功能膜的结晶性，为此，不仅要使功能膜的成膜方法和成膜条件最佳化，而且重要的是还应提高作为功能膜衬底的下部导电膜的结晶性。这是因为作为衬底的下部导电膜的结晶性对功能膜的结晶性影响很大。例如，在特许文献1中记载了一种具有良好的结晶性的下部导电膜的形成方法。
作为下部导电膜的材料，必须使用与在其上部形成的功能膜的晶格融合性高且反应性低的材料。因此，在使用具有例如ZnO等的纤锌矿型晶体结构的压电材料作为功能膜的材料的情况下，作为形成其衬底的下部导电膜，优选使用将铂(Pt)、金(Au)、铱(Ir)、铑(Rh)等的晶体结构为面心立方结构的金属(111)取向的薄膜。
专利文献1特开平11-312801号公报。
但是，在形成下部导电膜和功能膜等时，有时需要进行超过600℃的高温处理。这种情况下，由于必须在硅(Si)等的单晶基板和陶瓷基板上形成下部导电膜和功能膜，所以在这种电子器件中，硅(Si)等单晶基板和陶瓷基板等就成为在成膜时作为支撑基体的基板所必须的构成要素。为此，很多情况下将这种电子器件与另一电子器件集成在同一基板上较困难，存在产品形状受限制的问题。
【发明内容】
因此，本发明的目的在于提供一种能大幅度提高产品形状自由度的、电子器件制造用结构体，以及使用此结构体的电子器件的制造方法。
本发明的电子器件制造用结构体，包括基板和在上述基板上设置的导电膜，其特征在于，上述导电膜对上述基板的粘接力小于等于0.1N/cm。
如此，根据本发明的电子器件制造用结构体，由于导电膜对基板的粘接力非常弱，所以能够从基板容易剥离导电膜。为此，能够在与成膜时所使用的基板不同的另一基板上形成电子器件，能够大幅度地提高产品形状的自由度。特别地，如果基板侧的下部导电膜的粘接力小于等于0.04N/cm，则极容易从基板剥离导电膜。
此外，上述导电膜是沿面心立方结构的(111)面或最密六方结构的(0001)面单一取向的金属薄膜，优选上述导电膜的X射线摇摆曲线(rocking curve)的半辐值小于等于2°。如果使用具有这种高结晶性的导电膜，则在导电膜上设置功能膜的情况下，由于能够通过晶格整合来提高功能膜的结晶性，所以能够获得良好的器件特性。此外，可以在功能膜上还设置另一导电膜。
根据本发明的电子器件的制造方法，其特征在于，括：成膜工序，在基板上至少按导电膜、功能膜的顺序形成导电膜和功能膜；剥离工序，从上述基板上剥离包含上述导电膜及功能膜的层叠体；承载工序，将上述剥离的层叠体承载到另一基板上。
如此，根据本发明的电子器件的制造方法，一旦在基板上成膜层叠体后，将其从基板剥离，并承载到另一基板上，因此没有必要将成膜时使用的基板直接用于产品上，其结果，能够大幅度地提高产品形状的自由度。为了容易进行剥离工序，优选在上述成膜工序中，在上述基板上按小于等于0.1N/cm的粘接力形成上述导电膜。此外，为了获得良好的器件特性，优选在上述成膜工序中，将上述导电膜的X射线摇摆曲线的半辐值设为小于等于2°。
此外，优选在上述成膜工序中，在上述功能膜上进一步形成另一导电膜，优选在上述成膜工序结束后，进行上述剥离工序之前，还包括构图上述另一导电膜的工序。这样，在功能膜上形成另一导电膜，若在进行剥离工序前对其进行构图，则即使在上述承载工序中，承载上述层叠体，使上述另一导电膜侧面向上述另一基板侧的情况下，也能够使承载后位于下部的该另一导电膜构成所希望的形状。
此外，优选在上述承载工序结束后，还包括构图上述导电膜的工序。据此，能够将导电膜构成为所希望的形状。
此外，优选在上述另一基板的表面上设有音响多层膜。由于只要设置音响多层膜，就能够有效地反射向另一基板方向传播的振动，因此，能够提高薄膜体波谐振器的特性。
发明效果
如上所述，根据本发明，可在与用于导电膜等的形成的基板不同的基板(另一基板)上形成电子器件，所以能够大幅度提高制品形态的自由度。
【附图说明】
图1表示根据本发明的优选实施方式的电子器件制造用结构体10的结构的示意剖面图。
图2表示根据本发明的另一优选实施方式的电子器件制造用结构体20的结构的示意剖面图。
图3表示根据本发明的又另一优选实施方式的电子器件制造用结构体3的0结构的示意剖面图。
图4表示导电膜12的结晶性和功能膜13的曲线图。
图5是用于说明根据本发明的优选实施方式的电子器件的制造方法的流程图。
图6表示在具有基板本体41及音响多层膜42的基板40上承载层叠体的状态的示意剖面图。
【具体实施方式】
以下，参照附图，详细说明本发明的优选实施方式。
图1表示根据本发明的优选实施方式的电子器件制造用结构体10的结构的示意剖面图。
如图1所示，根据本实施方式的子器件制作用结构体10由基板11、和在基板11上设置的导电膜12构成。此外，将导电膜12称为“下部导电膜”。在本发明中，导电膜12对基板11的粘接力小于等于0.1N/cm，特别优选于等于0.04N/cm的粘接力。其理由后述。粘接力的下限没有特别规定，粘接力越小越容易制作电子器件。
在粘接力的评价中，能够应用带状剥离试验(テ一プ試験)、切片(引き剥がし)试验、拽拉(引き倒す)试验、刻痕试验、压痕试验等的粘接性试验。在这些试验中，由于带状剥离试验、切片试验能够容易评价或测量粘接力，所以最优选。在对于本发明的电子器件制造用结构体的粘接力的测量中，最优选切片试验。切片试验具体地按以下方法进行测量。首先，在基板11上附着的膜面上，粘贴玻璃胶纸带和聚酰亚胺带(kaptone tape)等粘接带，将膜垂直地逐步剥离，用弹簧秤等测量所施加的用于剥离的力。通过用带的宽度除以该剥离力，就能够获得每单位宽度的粘接力。每单位宽度的粘接力等于剥离界面处的膜与其衬底的粘接力量。本说明书及权利要求中将由此测量的粘接力量称为所谓的“粘接力”。
图2示出了根据本发明的另一优选实施方式的电子器件制造用结构体20结构的示意剖面图。
如图2所示，根据本实施方式的电子器件制造用结构体20具有在上述的电子器件制造用结构体10的导电膜12上附加功能膜13的结构。在本实施方式的电子器件制造用结构体20中，导电膜12对基板11的粘接力小于等于0.1N/cm以下，特别优选小于等于0.04N/cm的粘接力。
图3示出了根据本发明的又另一优选实施方式的电子器件制造用结构体30结构的示意剖面图。
如图3所示，根据本实施方式的电子器件制造用结构体30具有在上述的电子器件制造用结构体20的功能膜13上附加导电膜14的结构。此外，将导电膜14称为“上部导电膜”。在本实施方式的电子器件制造用结构体30中，导电膜12对基板11的粘接力小于等于0.1N/cm以下，特别优选小于等于0.04N/cm的粘接力。
下面，详细说明构成电子器件制造用结构体10、20及30的各个要素。
基板11
在基板11中，可以使用硅(Si)和蓝宝石等单晶基板、矾土(alumina)和铝钛碳(Al.Ti.C)等的陶瓷基板、石英或玻璃基板等。基板11的材料可以从使用工序、目标的器件特性、成本等观点出发，适宜地进行选择。例如，作为基板11的材料如果使用硅(Si)或玻璃基板，则能够降低成本。此外，在需要超过600℃的高温加工的情况下，优选使用硅(Si)和石英。作为基板11的材料，最优选使用廉价且确定高级晶片加工的Si单晶体。
在基板11能够使用在预留表面形成的任何膜的基板，也可以使用实施了研磨等机械加工的基板。包括硅(Si)，对多种工业用基板进行表面研磨等机械加工。此外，在陶瓷基板中，为了降低基板的表面粗糙度，在其表面上形成薄膜，或对该薄膜进行研磨，可任意选择使用。
导电膜12(下部导电膜)
图2及图3所示的用于制造电子器件的结构20、30中，导电膜12是在功能膜13的下侧形成的膜。作为功能膜13的材料，在使用AlN、ZnO、GaN等具有纤锌矿型晶体结构的压电材料的情况下，导电膜12优选沿面心立方结构的(111)面、或最密六方结构的(0001)面单一取向的金属薄膜。在此，所谓沿面心立方结构的(111)面单一取向的膜，是θ-2θX射线衍射的(hhh)面以外的反射峰值强度小于等于(hhh)面反射的最大峰值强度的10％的膜。此外，(hhh)表示中h为(111)和(222)等取整数的面和等效面的总称。
在面心立方结构(111)取向和最密六方结构(0001)取向的导电膜12上，作为功能膜13，例如，如果形成由AlN、ZnO、GaN等构成的纤锌矿型晶体结构的压电材料，则通过外延生长，能够形成具有良好结晶性的功能膜13。
导电膜12优选具有X射线衍射方法中的面心立方(111)面反射或最密六方(0002)面反射的X射线摇摆曲线的半辐值小于等于2°的结晶性，更优选具有小于等于1.5°的结晶性。
图4示出了导电膜12的结晶性和功能膜13的结晶性关系图，示出了作为导电膜12使用(111)单一取向的Pt膜，并且作为功能膜13使用ZnO膜的情况。如图4所示，示出了Pt膜的X射线摇摆曲线的半辐值和ZnO的半辐值彼此几乎为相等的值，表明Pt膜的结晶性越好(X射线摇摆曲线的半辐值越小)，在其上形成的ZnO的结晶性就越好。此外，当功能膜13的结晶性作为最终制作的电子器件是例如薄膜体波谐振器的情况下，对其阻抗比(谐振阻抗和反谐振阻抗之比)和实际的电机械结合系数(k2)也带来较大影响，结晶性越好，阻抗比及实际的电机械结合系数也就越好。
导电膜12在基板11侧的粘接力必须非常小。这是因为，当使用电子器件制造用结构体10、20或30来制作电子器件时，如后所述，必须对基板11和导电膜12的交界面进行剥离。即，因为当基板11侧的导电膜12的粘接力过大时，就难于进行剥离，导致合格率下降。为了能够容易剥离，导电膜12对基板11的粘接力必须小于等于0.1N/cm，特别是小于等于0.04N/cm时，就能够非常简单地进行剥离。
作为导电膜12的材料，优选以铂(Pt)、金(Au)、铱(Ir)、锇(Os)、铼(Re)、钯(Pd)、铑(Rh)及钌(Ru)、铝(Al)、铜(Cu)中的至少一种作为主要成分。铂(Pt)、金(Au)、铱(Ir)、钯(Pd)及铑(Rh)、铝(Al)及铜(Cu)为面心立方结构，锇(Os)、铼(Re)及钌(Ru)为最密六方结构。这些金属容易保持表面清洁，此外，即使在被污染的情况下，通过灰化及热处理等就可以容易获得清洁的表面。当导电膜12的表面清洁时，就能够结晶性良好地容易形成ZnO等功能膜13。
除此之外，作为导电膜12，还可以使用钼(Mo)和钨(W)等体心立方结构的金属薄膜、和SrRuO3等的钙钛矿型构造的氧化物导电体薄膜等。在使用这些材料的情况下，由于与衬底的粘接性随制造条件而显著变化，因此就必须在能够获得上述粘接力这样的条件下形成导电膜12。
导电膜12的厚度优选为10～1000nm，更优选为50～300nm。这是因为，小于10nm时，由于薄膜电阻变大，因此不能优选为电极，当超过1000nm时，就会增加以至超过所必须的制造加工时间和材料成本。此外，在作为最终制作的电子器件为例如薄膜体波谐振器时，由于谐振频率依赖于导电膜12的厚度而变化，所以优选根据作为目标的谐振频率来设定导电膜12的厚度。
功能膜13
如上所述，作为功能膜13的材料，可以使用具有ZnO、AlN、GaN等的纤锌矿型晶体结构的压电材料和PZT等的强电介质材料。例如，如果使用ZnO等压电材料作为功能膜13的材料，则能够最终制作出薄膜体波谐振器或和喷墨打印机用喷头等电子器件，此外，如果使用PZT等强电介质材料作为功能膜13的材料，则能够最终制作出强电介质非易失性存储器或薄膜电容器等电子器件。
此外，如上所述，功能膜13的X射线摇摆曲线的半辐值优选小于等于2°，更优选小于等于1.5°。为了将功能膜13的X射线摇摆曲线的半辐值设定为这样的值，如上所述，可以将作为衬底的导电膜12(下部导电膜)的X射线摇摆曲线的半辐值设定为小于等于2°，更优选小于等于1.5°。由此，就能够制作出具有良好特性的电子器件。
必须根据电子器件的种类及所要求的特性适当设定功能膜13的厚度。例如，在作为薄膜体波谐振器使用的情况下，谐振频率设定得越高，就必须将功能膜13设定得越薄。
导电膜14(上部导电膜)
作为导电膜14的材料，没有特别限定为高导电性的材料，可以使用将铝(Al)、金(Au)、铂(Pt)等金属和这些金属与铜(Cu)等的合金、或这些金属与钛(Ti)等金属进行层叠的多层膜。此外，导电膜14并不必须是外延生长的膜。此外，还优选在功能膜13和导电膜14之间设置保护膜。在此情况下，作为保护膜的材料，可以使用氧化硅(SiO2)等。
导电膜14的膜厚优选为50nm～1μm左右。这是因为，导电膜14的膜厚小于50nm时容易引起断线等不合格，相反，当超过1μm时，导电膜14的加工性就会极度恶化。此外，在最终制作薄膜体波谐振器的情况下，与导电膜12相同，由于谐振频率依赖于导电膜14的厚度而变化，所以优选根据作为目标的谐振频率来设定导电膜14的厚度。
以上是本实施方式的电子器件制造用结构体10、20及30的结构。由此，在本实施方式的电子器件制造用结构体10、20及30中，由于导电膜12和作为其衬底的基板11的粘接性低，因此能够对基板11和导电膜12的交界面容易进行剥离。
接下来，说明使用本发明的电子器件制造用结构体的电子器件的制造方法。
图5是用于说明本发明的优选实施方式的电子器件的制造方法的流程图。图5所示的流程图示出了制作图3所示的电子器件制造用结构体30，其后使用该结构体制造电子器件的例子。以下，按照此流程图来说明根据本实施方式的电子器件的制造方法。
首先，准备基板11，在其上形成导电膜12(下部导电膜)(步骤S1)。此时，基板11和导电膜12的粘接力优选设定为小于等于0.1N/cm，特别优选为小于等于0.04N/cm。此外，导电膜12形成为按照使X射线摇摆曲线的半辐值优选小于等于2°，更优选小于等于1.5°。
在形成导电膜12时，优选使用真空蒸镀法、溅射法或CVD(化学气相淀积法)法，在其中特别优选使用真空蒸镀法。这是因为，通过使用真空蒸镀法能够降低基板11和导电膜12的粘接性。在利用真空蒸镀法形成导电膜12时的基板温度优选小于等于800℃，更优选小于等于300℃。这是因为，基板温度超过800℃时，基板11侧的导电膜12的粘接性变高，其结果，不仅使后述的剥离变得困难，而且还会发生构成导电膜12的金属薄膜的表面性恶化，具有产生针孔的可能性。另一方面，在利用溅射法形成导电膜12的情况下，由于与使用真空蒸镀法情况相比，存在粘接力提高的倾向，因此必须设定更低的基板温度。具体地，优选设定小于等于200℃。这是因为，当溅射时的基板温度超过200℃时，基板11侧的导电膜12的粘接性变高，就难于进行剥离。
接下来，在导电膜12上形成功能膜13(步骤S2)。作为功能膜13的材料，在使用具有AlN和ZnO等纤锌矿型晶体结构的压电材料的情况下，作为其形成方法，优选使用RF射频磁控溅射和DC溅射、ECR溅射等的溅射法和CVD(化学气相生长)法、MBE(分子束外延)法或真空蒸镀法，其中优选溅射法，特别优选使用RF射频磁控溅射法。这是因为，通过使用RF射频磁控溅射法，能够容易形成由AlN和ZnO等构成的c轴单一取向的高结晶性薄膜。在使用AlN的情况下，优选使用反应性RF射频磁控溅射法。此时，在阴极使用Al金属时，通过导入Ar和氮气，在200℃左右的基板温度下进行反应性RF射频磁控溅射，能够形成优良的AlN膜。即使在使用ECR溅射法的情况下，也能够制造出杂质极少的高结晶性薄膜。
此外，作为功能膜13的材料使用PZT等强电介质材料的情况下，优选使用蒸镀法或溅射法、CVD法或激光烧蚀法来形成此膜，其中更优选使用蒸镀法和溅射法。特别是，如果使用作为蒸镀法之一的反应性蒸镀法，则能够制作出厚度均匀的高结晶性强电介质薄膜。
接下来，在功能膜13上形成导电膜14(上部导电膜)(步骤S3)。作为导电膜14的形成方法没有特别限定，可以使用真空蒸镀法、溅射法或CVD法。
由此，完成了图3所示的电子器件制造用结构体30。在本说明书和权利要求中，将在基板11上形成导电膜和功能膜的工序(步骤S1～S3)称为“成膜工序”。
接下来，按规定的形状构图(patterning)导电膜14(上部导电膜)(步骤S4)。作为构图的方法，是在导电膜14的表面形成具有规定图形的抗蚀剂后，将此作为掩膜，来实施离子蚀刻等蚀刻法。在此，由于将构图后的导电膜14作为最终的薄膜体波谐振器等电子器件的一个电极来使用，所以最好根据作为目标的特性来确定构图的形状。因此，只要能够获得所希望的特性，也可以省略构图导电膜14。
接下来，将由导电膜12、功能膜13及构图后的导电膜14构成的层叠体从基板11进行剥离(步骤S5)。这样的剥离优选使用粘接性的夹具和膜、带来进行。此外，通过利用蚀刻等来去除基板11，也能够取出上述层叠体。
接下来，在另一基板上承载剥离后的上述层叠体。此时，将构图后的导电膜14面向另一基板侧来进行承载(步骤S6)。作为另一基板，与基板11的材料相同，即除了可以使用硅(Si)和蓝宝石等单晶基板、矾土或铝钛碳等的陶瓷基板、石英或玻璃基板等之外，还可以使用形成并承载有线圈和电容器等其他电子设备的电路基板和塑料基板，以及各种电子仪器的筐体等、具有规定机械强度的各种构件来作为“另一基板”。例如，如果将形成有另一电子器件的电路基板作为“另一基板”来使用，就能够削减最终产品的部件数量。
在最终制作的电子器件是薄膜体波谐振器情况下，在将上述层叠体承载到另一基板上之前，优选在构图后的导电膜14上形成音响多层膜。或者，作为“另一基板”，优选使用在其表面设置有音响多层膜的基板。
图6示出了表面上形成有音响多层膜的基板40上承载了上述层叠体的状态的示意剖面图。
如图6所示，基板40由基板本体41和在其表面上设置的音响多层膜42构成。作为基板本体41，除了可以使用硅(Si)或蓝宝石等单晶基板、矾土和铝钛碳等的陶瓷基板、石英或玻璃基板等之外，还可以使用塑料基板。此外，音响多层膜42具有由相互不同材料构成的单位薄膜42A和单位薄膜42B交替层叠的结构，通过反射向基板本体41方向传播的振动，能够起到提高薄膜体波谐振器的特性的作用。作为单位薄膜42A的材料，可以使用例如氮化铝(AlN)，作为单位薄膜42B的材料可以使用例如氧化硅(SiO2)等。在使用氮化铝(AlN)作为单位薄膜42A材料的情况下，优选利用溅射法来形成此膜，在使用氧化硅(SiO2)作为单位薄膜42B材料的情况下，优选利用CVD法来形成此膜。最好根据作为目标的谐振频率，来设单位薄膜42A及单位薄膜42B的厚度。
由此，将上述层叠体承载在另一基板上后，按规定形状构图导电膜12(下部导电膜)(步骤S7)。作为构图的方法，与导电膜14的构图方法相同，在导电膜12的表面形成具有规定图形的抗蚀剂后，将此作为掩膜实施离子蚀刻等蚀刻法。由于将构图后的导电膜12作为最终的薄膜体波谐振器等电子器件的另一个电极来使用，所以最好根据作为目标的特性来确定构图的形状。因此，只要能够获得所希望的特性，也可以省略构图导电膜12。
如上所述，完成了电子器件。这种电子器件在使用ZnO等的压电材料作为功能膜13的材料的情况下，能够用作薄膜体波谐振器或用于喷墨打印机的喷头等，此外，在使用PZT等强电介质材料作为功能膜13的材料的情况下，能够用作强电介质非易失性存储器和薄膜电容器等。此外，通过将这样的电子器件和其它电路组合，能够构成高频滤波器和转换开关、RF部嵌入型通信用半导体集成电路等的电子器件。
如此，根据本实施方式的电子器件的制造方法，一旦在基板上成膜由导电膜12、功能膜13及导电膜14构成的层叠体后，将这些从基板剥离开，并承载到另一基板上，因此就没有必要将成膜时使用的基板直接用于产品上，其结果，就能够大幅度地提高产品形状的自由度。
本发明没有限定于以上说明的实施方式，能够在本发明的范围内进行各种变化，这些变化显然仍然包含在本发明的范围内。
例如，图5示出的流程图中，虽然表示出在制作图3所示的电子器件制造用结构体30后，使用该结构体最终制造电子器件的情况，但也可以在制作图2所示的电子器件制造用结构体20后，剥离由导电膜12及功能膜13构成的层叠体，通过将其承载在另一基板上来制造电子器件，还可以在制作图1所示的电子器件制造用结构体10后，剥离导电膜12，通过将其承载在另一基板上来制作电子器件。
此外，图5示出的流程图中，虽然在形成导电膜14后(步骤S3)，对其进行构图(步骤S4)，但也可以通过使用金属掩膜有选择地形成导电膜14，并省略构图工序。但是，对于导电膜12而言，不能使用金属掩膜来有选择地形成。这是因为，当有选择地形成导电膜12时，在未形成导电膜12的区域，基板11和功能膜13接触，由于基板11和功能膜13之间的粘接力，使剥离变得困难。
此外，在上述实施方式中，虽然将导电膜14面向另一基板侧将层叠体承载到该另一基板上(步骤S6)，但与此相反，在不需要构图导电膜12的情况下，也不必将导电膜12面向另一基板侧来进行承载。
[实施例]
下面，对本发明的实施例进行说明，但本发明不限于这些实施例。
[实施例1]
按照以下的方法，制作多个具有与图3所示的电子器件制造用结构体30相同的实施例1的电子器件制造用结构体。
首先，准备由3英寸直径的带有热氧化硅膜的单晶硅构成的基板11，在其表面形成由厚100nm的铂(Pt)构成的导电膜12。在导电膜12的形成中，使用真空蒸镀法，将基板温度设定为23℃。
接下来，利用FR射频磁控溅射法，在导电膜12上形成由ZnO构成的厚1μm的功能膜13。
并且，利用溅射法，在功能膜13上形成由铝(Al)构成的厚300nm的导电膜14。如上所述，完成了实施例1的多个电子器件制造用结构体。
对于由此制造的实施例1的电子器件制造用结构体，通过进行切片试验来测量基板11和导电膜12的粘接力。其结果，基板11和导电膜12的粘接力为0.005N/cm。并且，在实施例1的多个电子器件制造用结构体上，粘贴常规的硅加工中所使用的紫外线硬化性切割带，进行与带一起从基板剥离层叠体的试验。其结果，能够对所有的电子器件制造用结构体正确进行剥离。
[实施例2]
除了将形成导电膜12时的基板温度设定为200℃之外，其它与实施例1相同，制作出多个实施例2的电子器件制造用结构体。
通过对由此制造的实施例2的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.025N/cm。并且，使用紫外线硬化性切割带，进行了从基板剥离层叠体的试验，其结果，可对所有的电子器件制造用结构体正确进行剥离。
[实施例3]
除了将形成导电膜12时的基板温度设定为300℃之外，其它与实施例1相同，制作出多个实施例3的电子器件制造用结构体。
通过对由此制造的实施例3的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.039N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果，可以对所有的电子器件制造用结构体正确进行剥离。
[实施例4]
除了利用溅射法形成导电膜12，并将此时基板温度设定为100℃之外，其它与实施例1相同，制作出多个实施例4的电子器件制造用结构体。
通过对由此制造的实施例4的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.050N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果，虽然不能对一部分电子器件制造用结构体正确进行剥离，但可对90％以上的电子器件制造用结构体正确进行剥离。
[实施例5]
除了将形成导电膜12时的基板温度设定为400℃之外，其它与实施例1相同，制作出多个实施例5的电子器件制造用结构体。
通过对由此制造的实施例5的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.052N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果，虽然不能对一部分电子器件制造用结构体正确进行正常剥离，但可以对90％以上的电子器件制造用结构体正确进行剥离。
[实施例6]
除了将形成导电膜12时的基板温度设定为500℃之外，其它与实施例1相同，制作出多个实施例6的电子器件制造用结构体。
通过对由此制造的实施例6的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.058N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果，虽然不能对一部分电子器件制造用结构体正确进行剥离，但可以对90％以上的电子器件制造用结构体正确进行剥离。
[实施例7]
除了将形成导电膜12时的基板温度设定为600℃之外，其它与实施例1相同，制作出实施例7的多个电子器件制造用结构体。
通过对由此制造的实施例7的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.064N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果，虽然不能对一部分电子器件制造用结构体的正确进行剥离，但可以对90％以上的电子器件制造用结构体正确进行剥离。
[实施例8]
除了将形成导电膜12时的基板温度设定为700℃之外，其它与实施例1相同，制作出多个实施例8的电子器件制造用结构体。
通过对由此制造的实施例8的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.081N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果，虽然不能对一部分电子器件制造用结构体正确进行剥离，但可以对90％以上的电子器件制造用结构体正确进行剥离。
[实施例9]
除了利用溅射法形成导电膜12，并将此时基板温度设定为200℃之外，其它与实施例1相同，制作出多个实施例9的电子器件制造用结构体。
通过对由此制造的实施例9的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.090N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果，虽然不能对一部分电子器件制造用结构体正确进行剥离，但可以对90％以上的电子器件制造用结构体正确进行剥离。
[实施例10]
除了将形成导电膜12时的基板温度设定为800℃之外，其它与实施例1相同，制作出多个实施例10的电子器件制造用结构体。
通过对由此制造的实施例10的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.092N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果，虽然不能对电子器件制造用结构体的一部分正确进行剥离，但可以对90％以上的电子器件制造用结构体正确进行剥离。
[比较例1]
除了利用溅射法来形成导电膜12，并将此时基板温度设定为300℃之外，其它与实施例1相同，制作出多个比较例1的电子器件制造用结构体。
通过对由此制造的比较例1的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.12N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果：可正确进行剥离的电子器件制造用结构体为大于等于70％且小于等于90％。
[比较例2]
除了利用溅射法来形成导电膜12并将此时基板温度设定为350℃之外，其它与实施例1相同，制作出比较例2的多个电子器件制造用结构体。
通过对由此制造的比较例2的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为0.35N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果：可正确进行剥离的电子器件制造用结构体为大于等于70％且小于等于90％。
[比较例3]
除了利用溅射法来形成导电膜12，并将此时基板温度设定为400℃之外，其它与实施例1相同，制作出多个比较例3的电子器件制造用结构体。
通过对由此制造的比较例3的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为1.30N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果：可正确进行剥离的电子器件制造用结构体不足70％。
[比较例4]
除了利用溅射法来形成导电膜12，并将此时基板温度设定为450℃之外，其它与实施例1相同，制作出多个比较例4的电子器件制造用结构体。
通过对由此制造的比较例3的电子器件制造用结构体进行切片试验，测量基板11和导电膜12的粘接力，其结果，粘接力为2.15N/cm。并且，使用紫外线硬化性切割带，进行从基板剥离层叠体的试验，其结果：可正确进行剥离的电子器件制造用结构体不足70％。
如上，对于实施例1至10及比较例1至4的电子器件制造用结构体的评价结果用表1进行汇总。
[表1]
如表1中所示，能够确认：对于基板11和导电膜12之间的粘接力小于等于0.1N/cm的实施例1至10的电子器件制造用结构体而言，能够进行正常剥离的概率大于等于90％，并且，对于基板11和导电膜12的粘接力小于等于0.04N/cm的实施例1至3的电子器件制造用结构体而言，能够全部正确进行剥离。
[实施例11]
准备表面上形成有热氧化硅膜的单晶硅构成的基板11，利用真空蒸镀法，在其表面形成由铂(Pt)构成的厚150nm的导电膜12。将形成时的基板温度设定为500℃，成膜速度设为0.06nm/s。
接下来，利用FR射频磁控溅射法，在导电膜12上形成由ZnO构成的厚800nm的功能膜13。
并且，利用CVD法，在功能膜13上形成厚50nm的SiO2膜作为保护膜，进一步利用溅射法，形成由铝(Al)构成的导电膜14。并且，利用光刻法，对该导电膜14进行构图。
如上所述，完成了电子器件制造用结构体。对由此制造的电子器件制造用结构体进行X射线衍射实验，其结果，当导电膜12为面心立方(111)取向，X射线摇摆曲线的半辐值为1.2°。此外，构成功能膜13的ZnO薄膜(0001)取向，并且ZnO(0002)的X射线摇摆曲线的半辐值为1.5°，因此，能够确认为高结晶性的膜。
接下来，使用切割带，从基板11剥离由导电膜12、功能膜13及构图后的导电膜14构成的层叠体，使用粘接剂，按厚1.5μm的AlN膜和厚0.8μm的SiO2膜的顺序四次重复层叠构成音响多层膜(参照图6)，将该层叠体承载在形成音响多层膜的塑料基板上。将层叠体承载成使得构图后的导电膜14面向塑料基板侧。
接下来，构图导电膜12，由此，就完成了电子器件(薄膜体波谐振器)。
测量由此制作的电子器件(薄膜体波谐振器)的特性时，能够获得谐振频率fr为2.0GHz、反谐振频率fa为2.06GHz、实际电机械结合系数(fa2-fr2)/fr2为5.5％、谐振·反谐振的阻抗比为50dB的、良好的谐振特性。
并且，将由此制作的电子器件和用同样的方法仅将谐振/反谐振频率稍加变化来制作的电子器件组合起来，制作带通滤波器时，能够获得良好的耐压特性、传输特性。