半导体器件.pdf

在此提供一种半导体器件，其中包括：半导体基片(100)；以及电容器，其提供在该半导体基片上并且包括底电极(116、117、118、119)、顶电极(121、122、123)和置于该底电极和顶电极之间的介电膜(120)，底电极和顶电极中的至少一个包括：选自贵金属膜和贵金属氧化物膜的导电膜(117、123)；金属氧化物膜(119、121)，其具有钙钛矿结构，提供在该介电膜和导电膜之间，由ABO3所表示，并且包含作为B位置元素的第一金属元素；以及金属膜(118、122)，其提供在该导电膜和金属氧化物膜之间，并且包含作为具有钙钛矿结构的金属氧化物的B位置元素的第二金属元素，当第二金属元素形成氧化物时的吉布斯自由能减小量比在第一金属元素形成氧化物时的吉布斯自由能减小量更大。

1.  一种半导体器件，其中包括：
半导体基片(100)；以及
电容器，其提供在该半导体基片上并且包括底电极(116、117、118、119)、顶电极(121、122、123)和置于该底电极和顶电极之间的介电膜(120)，
底电极和顶电极中的至少一个包括：
选自贵金属膜和贵金属氧化物膜的导电膜(117、123)；
金属氧化物膜(119、121)，其具有钙钛矿结构，提供在该介电膜和导电膜之间，由ABO₃所表示，并且包含作为B位置元素的第一金属元素；以及
金属膜(118、122)，其提供在该导电膜和金属氧化物膜之间，并且包含作为具有钙钛矿结构的金属氧化物的B位置元素的第二金属元素，
当第二金属元素形成氧化物时的吉布斯自由能减小量比在第一金属元素形成氧化物时的吉布斯自由能减小量更大。

2.  根据权利要求1所述的半导体器件，其特征在于该第二金属元素选自Ti、V、W、Zr、Cr、Mg、Hf、Mo、Mn、Ta和Nb。

3.  根据权利要求1所述的半导体器件，其特征在于该第一金属元素选自Ru、Co和Ni。

4.  根据权利要求1所述的半导体器件，其特征在于该金属氧化物膜包含至少Ru、Co和Ni之一。

5.  根据权利要求1所述的半导体器件，其特征在于该导电膜选自铱膜、氧化铱膜、钌膜、氧化钌膜和铂膜。

6.  根据权利要求1所述的半导体器件，其特征在于该介电膜选自钙钛矿组合物膜和Bi aurivillius相组合物膜。

7.  根据权利要求6所述的半导体器件，其特征在于该介电膜为一种铁电膜。

8.  根据权利要求1所述的半导体器件，其特征在于该介电膜包含Pb。

9.  根据权利要求1所述的半导体器件，其特征在于进一步包括提供于该半导体基片和电容器之间的中间区域，该中间区域包括连接到该底电极的插塞(115)。

10.  根据权利要求9所述的半导体器件，其特征在于进一步包括提供于该半导体基片上并且连接到该插塞的晶体管。

11.  根据权利要求1所述的半导体器件，其特征在于至少一个导电膜、金属氧化物膜和金属膜通过溅射处理、CVD处理或溶胶-凝胶过程而形成。

12.  一种半导体器件，其中包括：
半导体基片(100)；以及
电容器，其提供在该半导体基片上并且包括底电极(116、117、119a)、顶电极(121a、123)和提供在该底电极和顶电极之间的介电膜(120)，
该底电极和顶电极中的至少一个包括：
选自贵金属膜和贵金属氧化物膜的导电膜(117、123)；以及
金属氧化物膜(119a、121a)，其具有钙钛矿结构，提供在该介电膜和导电膜之间，由ABO₃所表示，并且包括作为B位置元素的第一和第二金属元素；
当第二金属元素形成氧化物时的吉布斯自由能减小量大于当第二金属元素形成氧化物时的吉布斯自由能减小量。

13.  根据权利要求12所述的半导体器件，其特征在于该第二金属元素选自Ti、V、W、Zr、Cr、Mg、Hf、Mo、Mn、Ta和Nb。

14.  根据权利要求12所述的半导体器件，其特征在于该第一金属元素选自Ru、Co和Ni。

15.  根据权利要求12所述的半导体器件，其特征在于该金属氧化物膜包含至少Ru、Co和Ni之一。

16.  根据权利要求12所述的半导体器件，其特征在于该导电膜选自铱膜、氧化铱膜、钌膜、氧化钌膜和铂膜。

17.  根据权利要求12所述的半导体器件，其特征在于该介电膜选自钙钛矿组合物膜和Bi aurivillius相组合物膜。

18.  根据权利要求17所述的半导体器件，其特征在于该介电膜为一种铁电膜。

19.  根据权利要求12所述的半导体器件，其特征在于该介电膜包含Pb。

20.  根据权利要求12所述的半导体器件，其特征在于进一步包括提供于该半导体基片和电容器之间的中间区域，该中间区域包括连接到该底电极的插塞(115)。

21.  根据权利要求20所述的半导体器件，其特征在于进一步包括提供于该半导体基片上并且连接到该插塞的晶体管。

22.  根据权利要求12所述的半导体器件，其特征在于至少一个导电膜、金属氧化物膜和金属膜通过溅射处理、CVD处理或溶胶-凝胶过程而形成。

半导体器件
技术领域
本发明涉及一种半导体器件，特别涉及具有电容器的半导体器件。
背景技术
在最近几年，已经开发出铁电存储器(FeRAM：铁电随机存取存储器)，其中一个铁电膜被用作为电容器的介电膜。
用于铁电存储器中的典型铁电膜的例子包括Pb(Pb(Zr_xTi_1-x)O₃膜(PZT膜)和SrBi₂Ta₂O₉膜(SBT膜)。PZT是一种钙钛矿(perovskite)组合物，并且SBT膜是具有伪钙钛矿结构的一个Bi aurivillius相组合物。
当PZT膜被用作为该铁电膜时，从改进疲劳特性的观点来看，例如SrRuO₃膜(SRO膜)这样的导电钙钛矿金属氧化物膜被用于一个电极。例如，在日本专利申请No.2000-208725和2000-260954中描述一种铁电电容器，其中叠层的SRO和Pt膜被用于该电极。
另一方面，在最近几年，已经开发出具有插塞上电容器(COP)结构的铁电存储器。由于在COP结构中连接到一个晶体管的插塞被被置于该电容器的正下方，可以准备具有更高密度的铁电存储器，利用该COP结构，在制备该铁电存储器的基本操作中，在氧环境下进行热处理容易使得该插塞被氧化。因此，需要使用贵金属，例如Ir膜，其对电极具有良好的阻挡特性。
在此，假设SRO和Ir膜的叠层结构被用于在COP结构中的电极。在这种情况中，通过热处理，Ir与包含在SRO膜中的Sr反应，并且出现SRO膜的结晶度显著下降的问题。结果，该电容器的特性和可靠性显著下降。该问题通常是在导电钙钛矿金属氧化物膜和贵金属膜(或贵金属氧化物膜)的组合中造成的。按照这种方式，
当导电钙钛矿金属氧化物膜和贵金属膜(贵金属氧化物膜)的叠层结构被用于该电容器的电极时，存在该电容器的性能和可靠性显著下降的问题。
发明内容
根据本发明一个方面在此提供一种半导体器件，其中包括：半导体基片；以及电容器，其提供在该半导体基片上并且包括底电极、顶电极和置于该底电极和顶电极之间的介电膜，底电极和顶电极中的至少一个包括：选自贵金属膜和贵金属氧化物膜的导电膜；金属氧化物膜，其具有钙钛矿结构，提供在该介电膜和导电膜之间，由ABO₃所表示，并且包含作为B位置元素的第一金属元素；以及金属膜，其提供在该导电膜和金属氧化物膜之间，并且包含作为具有钙钛矿结构的金属氧化物的B位置元素的第二金属元素，当第二金属元素形成氧化物时的吉布斯自由能减小量比在第一金属元素形成氧化物时的吉布斯自由能减小量更大。
根据本发明第二方面，在此提供一种半导体器件，其中包括：半导体基片；以及电容器，其提供在该半导体基片上并且包括底电极、顶电极和提供在该底电极和顶电极之间的介电膜，该底电极和顶电极中的至少一个包括：选自贵金属膜和贵金属氧化物膜的导电膜；以及金属氧化物膜，其具有钙钛矿结构，提供在该介电膜和导电膜之间，由ABO₃所表示，并且包括作为B位置元素的第一和第二金属元素；当第二金属元素形成氧化物时的吉布斯自由能减小量大于当第二金属元素形成氧化物时的吉布斯自由能减小量。
附图说明
图1A至1C为根据本发明第一实施例的半导体器件的制造步骤的截面视图；
图2为示出根据本发明第一实施例的对比例的泄漏电流的示意图；
图3为示出根据本发明第一实施例的对比例的面内衍射的结果的示意图；
图4为示出根据本发明第一实施例的泄漏电流特性的示意图；
图5为示出根据本发明第一实施例的面内衍射的结果的示意图；
图6为示出根据本发明第一实施例的滞后特性的示意图；
图7为示出根据本发明第一实施例的疲劳特性的示意图；
图8为示出一种氧化物的生成焓(generation enthalpy)的示意图；以及
图9A至9C为示出根据本发明第二实施例的半导体器件的制造步骤的截面视图。
具体实施方式
下面将参照附图描述本发明的实施例。
(第一实施例)
图1A至1C为根据本发明第一实施例的半导体器件的制造步骤的截面视图。
首先，如图1A所示，一个浅沟道隔离(STI)结构地隔离区101形成在一个p型硅基片(半导体基片)100上。然后，一个MIS晶体管被形成如下。
首先，通过热氧化形成约具有6nm的厚度的氧化硅膜，作为栅绝缘膜102。然后，掺杂有砷的n型多晶硅膜103被形成在栅绝缘膜102上。另外，一个WSi_x膜104和氮化硅膜105被形成在n型多晶硅膜103上。然后，通过通常的光刻处理和RIE处理而处理n型多晶硅膜103、WSi_x膜104和氮化硅膜105，以形成一个栅极。
接着，如图1B中所示，通过化学汽相淀积(CVD)处理，把氧化硅膜108淀积在整个表面上，并且通过CMP处理执行整平处理。然后，到达一个该源/漏区107的接触孔形成在氧化硅膜108中。然后，通过溅射或CVD处理把淀积一个钛膜。然后，通过在一个形成气体中进行热处理，而使得该钛膜被氮化，以形成TiN膜110。另外，通过CVD处理淀积钨膜111。然后，通过CMP处理除去在该接触孔之外的TiN膜110和钨膜111，并且把TiN膜110和钨膜111暴露在该接触孔中。从而，形成连接到一个源/漏区107的插塞。然后，通过CVD处理把一个氮化硅膜112淀积在整个表面上。另外，形成到达其他源/漏区107的接触孔。然后，通过类似于上述方法的一种方法，在该接触孔中形成TiN膜114和钨膜115。从而，形成连接到源/漏区107的插塞。
接着如图1C中所示，通过溅射处理顺序地淀积具有10nm的厚度的钛膜116、作为贵金属膜的具有100nm的厚度的铱膜117、作为金属膜的具有2.5nm的厚度的钛膜118以及作为导电钙钛矿金属氧化物膜的具有10nm的厚度的SrRuO₃膜(SRO膜)119。结果，通过在氧环境中进行快速热退火(RTA)使得SRO膜119结晶。然后，通过溅射处理形成作为电容器的介电膜的Pb(Zr_xTi_1-x)O₃膜(PZT膜)120。另外，在氧环境中通过RTA对PZT膜120进行结晶。然后，通过溅射处理淀积作为导电钙钛矿金属氧化物膜的具有10nm的厚度的SRO膜121。另外，在氧环境通过RTA使得SRO膜121结晶。应当指出，例如在500℃的温度下淀积SRO膜121，从而可以容易地形成结晶度优良的SRO膜121。从而，通过溅射处理顺序地淀积作为金属膜的具有2.5nm的厚度的钛膜122以及作为贵金属膜的具有100nm的厚度的铱膜123。
接着，通过CVD处理在整个表面上淀积氧化硅膜(为示出)。另外，通过光刻处理和RIE处理对该氧化硅膜进行构图。从而，该构图的氧化硅膜被用作为通过RIE处理蚀刻铱膜123、钛膜122、SRO膜121和PZT膜120的掩膜。另外，通过光刻和RIE处理对SRO膜119、钛膜118、铱膜117和钛膜116进行构图。
按照这种方式，形成一个铁电电容器，其中包括：具有钛膜116、铱膜117、钛膜118和SRO膜119的叠层结构的底电极；铁电膜(PZT膜120)；和具有SRO膜121、钛膜122和铱膜123的叠层结构的顶电极。
然后，通过CVD处理把氧化硅膜124淀积在整个表面上。另外，在氧环境下在大约650℃下执行热处理，以修复在蚀刻处理中在PZT膜120中产生的损坏。在该热处理中，氧流过PZT膜120，但是铱膜117的氧阻挡功能防止钨膜115被氧化。
随后的步骤(未示出)包括：形成连接到钨膜111的接触部分；形成驱动线和位线；以及形成金属布线，以完成包含COP结构的铁电存储器。
应当注意，在上述实施例中，淀积在SRO和铱膜之间的钛膜的结构被用于该顶电极和顶电极之间，但是还被用于底电极和顶电极之一中。例如，该结构可以被用于该底电极中，而SRO和铂膜的叠层结构还可以被用于顶电极中。
下面参照图2至7描述根据本发明的铁电电容器的特性增强效果。
在本实施例的一个对比例中，制备一个样本，其中SiO₂膜、钛膜(厚度为10nm)、铱膜(120nm)、SRO膜(10nm)、PZT膜和铂膜(50nm)被顺序地形成在一个硅基片上。对于SRO和PZT膜，在通过溅射形成无定型膜之后，在氧环境中对该膜进行退火和结晶化。图2示出按照这种方式获得样本的泄漏电流特性。该泄漏电流特性与下文所述的本实施例的样本相比显著地下降。
另外，在该对比例中，制备一个样本，其中在硅基片上顺序地形成SiO₂膜、钛膜(厚度为10nm)、铱膜(120nm)和SRO膜(10nm)。对于SRO膜，在通过溅射形成无定型膜之后，该膜被在氧环境中退火和结晶化。图3示出按照这种方式获得的样本的面内衍射的结果。在2θ/θ＝32度附近观察SrRuO₃(121)的衍射峰值。另外，在2θ/θ＝28度附近观察RuO₂(110)的衍射峰值，并且在2θ/θ＝32度附近观察RuO₂(101)的衍射峰值。
由于RuO₂造成图2的泄漏电流特性下降。也就是说，在图2的样本中，在包含RuO₂并且具有低结晶度的SRO膜上形成无定型PZT膜，并且被结晶化。因此，Pb在PZT和SRO膜之间的界面处以及在PZT的晶粒边界处与RuO₂发生反应，以及形成例如Pb₂Ru₂O_7-x这样的导电组合物。该导电组合物形成一个泄漏路径，因此泄漏电流增加。
另一方面，在本实施例的样本中，该SiO₂膜、钛膜(10nm的厚度)、铱膜(120nm)、钛膜(2.5nm)、SRO膜(10nm)、PZT膜和铂膜(50nm)被顺序地形成在该硅基片上。对于SRO和PZT膜，在通过溅射形成无定型膜之后，该薄膜被在氧环境中退火和结晶化。图4示出按照这种方式获得的样本的泄漏电流特性。与对比例的样本相比，该泄漏电流特性显著地改进。
另外，对于本实施例，制备一个样本，其中在硅基片上顺序地形成SiO₂膜、钛膜(10nm的厚度)、铱膜(120nm)、钛膜(2.5nm)、SRO膜(10nm)。对于SRO膜，在通过溅射形成该无定型膜之后，在氧环境中对该膜进行退火和结晶化。图5示出按照这种方式获得的样本的面内衍射的结果。如图5所示，没有观察到在图3中的RuO₂的衍射峰值。因此，在本实施例中，获得结晶度极其优良的SRO膜。
图6示出在本实施例的样本中的滞后特性。图7示出在本实施例中的样本中的疲劳特性。如图6和7所示，该滞后和疲劳特性是非常令人满意的。
当按照这种方式把钛膜淀积在SRO和铱膜之间时，可以增强电容器的特性。该特性增强效果将在下文中详细描述。
从导电钙钛矿金属氧化物的生成自由能的从头开始的计算中，可以看出该导电钙钛矿金属氧化物(由一般公式ABO₃所表示)的热力稳定性与B位置元素(BO_x)的氧化物的热力稳定性成比例。另外，例如碱土元素和稀土元素这样的A位置元素形成极其稳定的氧化物。因此，可以认为导电钙钛矿金属氧化物的稳定性由B位置元素的氧化物的稳定性所决定。
图8示出对于各种金属元素在25℃下的简单氧化物的每个氧分子的生成焓(generation enthalpy)。在图8中所示的数值的较大绝对值表示该氧化物的更高稳定性。也就是说，在图8中所示的高绝对值表示当金属元素形成氧化物时吉布斯自由能的大减小量。
从图8可以看出，作为SRO的B位置元素的Ru表示-72.8(kcal/mol)以及Ti表示-225.8(kcal/mol)。也就是说，Ti氧化物的稳定性比Ru氧化物的稳定性更高。如上文所述，可以看出导电钙钛矿金属氧化物的热力稳定性与B位置元素的氧化物成比例。因此，当包含在SRO中的至少一部分Ru原子被Ti原子所代替时，SRO的稳定性增加。
在本实施例中，钛膜被提供在SRO和铱膜之间。因此，认为通过热处理，包含在SRO膜中的一部分Ru被Ti所代替。当包含Ti时，SRO膜的稳定性增加。因此，防止例如RuO₂这样的导电组合物产生。结果，认为该电容器的特性增强。
如上文所述，由于在本实施例中钛膜被提供在SRO膜和铱膜之间，该SRO膜的稳定性和该电容器的特性可以被增强。另外，当该结构被用于底电极时，可以通过铱膜的阻挡功能禁止钨插塞的氧化。因此，即使当使用COP结构时，可以获得优良特性的铁电存储器和稳定性。
(第二实施例)
图9A至9C为示出根据本发明第二实施例的半导体器件的制造步骤的截面视图。
图9A和9B的步骤基本上类似于第一实施例的图1A和1B的步骤，并且省略对它的描述。
在图9B的步骤之后，如图9C中所示，通过溅射处理顺序地淀积具有10nm的厚度的钛膜116以及作为贵金属膜的具有100nm的厚度的铱膜117。然后，通过溅射处理淀积具有10nm的厚度作为导电钙钛矿金属氧化物膜的掺杂有钛的SRO膜(Sr(Ru，Ti)O₃膜)。然后，在氧环境中通过RTA对掺杂有钛的SRO膜119a结晶。然后，通过溅射处理形成作为电容器的介电膜的Pb(Zr_xTi_1-x)O₃(PZT膜)120。另外，在氧环境中通过RTA对PZT膜120结晶。然后，通过溅射处理淀积具有10nm的厚度的作为导电钙钛矿金属氧化物膜的掺杂有钛的SRO(Sr(Ru，Ti)O₃)膜121a。另外，在氧环境中通过RTA对掺杂有钛的SRO膜121a结晶。然后，通过溅射处理，淀积作为贵金属膜的具有100nm的厚度的铱膜123。
接着，通过CVD处理，一个氧化硅膜(未示出)被淀积在整个表面上。另外，通过光刻和RIE处理对氧化硅膜进行构图。从而，通过RIE处理，被构图的氧化硅膜被用作为蚀刻铱膜123、SRO膜121a和PZT膜120的掩膜。另外，通过光刻和RIE处理，对SRO膜119a、铱膜117和钛膜116进行构图。
按照这种方式，该铁电电容器被形成为包括：具有钛膜116、铱膜117和SRO膜119a的叠层结构的底电极；铁电膜(PZT膜120)；以及具有SRO膜121a和铱膜123的叠层结构的顶电极。
然后，通过CVD处理在整个表面上淀积氧化硅膜124。另外，在氧环境下在大约650℃的温度下执行热处理，以通过蚀刻处理修复在PZT膜120中产生的损坏。在该热处理中，氧流过PZT膜120，但是铱膜117的氧阻挡功能防止钨膜115被氧化。
随后的步骤(未示出)包括：形成连接到钨膜111的接触部分；形成该驱动线和位线；以及形成金属布线，以完成包含COP结构的铁电存储器。
应当指出，在上述实施例中，掺杂有钛的SRO膜和铱膜的叠层结构被用于底电极和顶电极这两者，但是还可以被用于底电极和顶电极之一。例如，该结构可以用于底电极，而不掺杂有钛的SRO膜和铂膜的叠层结构还可以用于顶电极。
如上文所述，在本实施例中，使用掺杂有钛的SRO膜和铱膜的叠层结构。因此，如第一实施例中所述，该SRO膜的稳定性和电容器的特性可以被增强。另外，当该叠层结构被用于底电极时，可以通过铱膜的阻挡功能阻止钨插塞的氧化。因此，即使当使用COP结构时，可以获得优良性能和稳定性的铁电存储器。
应当指出，上述第一和第二实施例可以被更改如下。
在第一和第二实施例中，一个SRO膜(SrRuO₃膜)被用作为该导电钙钛矿金属氧化物膜。但是，也可以使用(La，Sr)CoO₃膜、BaRuO₃膜或者LaNiO₃膜。通常，可以使用导电钙钛矿金属氧化物膜，其中包括至少Ru、Co和Ni之一作为B位置元素。
另外，铱膜(Ir膜)被用作为在第一和第二实施例中的贵金属膜，但是还可以使用钌膜(Ru膜)。另外，除了贵金属膜之外，还可以使用例如氧化铱膜(IrO₂膜)或氧化钌膜(RuO₂膜)这样的贵金属氧化物膜。
另外，在第一实施例中，钛膜(Ti膜)被用作为金属膜，并且掺杂有钛(Ti)的SRO膜被用于第二实施例中，但是除了Ti之外的金属元素也可以被用作为第二金属元素。当例如SrRuO₃膜这样的导电钙钛矿金属氧化物膜的B位置元素是一种第一金属元素时，第一和第二金属元素可以满足当第二金属元素形成氧化物时的吉布斯自由能的减小量大于当第一金属元素形成氧化物时的吉布斯自由能的减小量。具体来说，作为第二金属元素，除了Ti之外，还可以使用V、W、Zr、Cr、Mg、Hf、Mo、Mn、Ta或Nb。
另外，在第一和第二实施例中，PZT膜(Pb(Zr_xTi_1-x)O₃膜)被用作为介电膜(铁电膜)，但是还可以使用SBT膜(SrBi₂Ta₂O₉膜)。通常，可以使用钙钛矿组合物膜或者Bi aurivillius相组合物膜。另外，该介电常数膜也可以被用作为介电膜。
另外，钨插塞被用作为在第一和第二实施例中的插塞，但是还可以使用多晶硅插塞。
另外，在第一实施例中通过溅射处理形成贵金属膜、金属氧化物膜和金属膜，但是还可以通过CVD或溶胶-凝胶过程形成这些薄膜。另外，在第二实施例中通过溅射处理形成贵金属膜和金属氧化物膜，但是还可以通过CVD或溶胶-凝胶过程形成这些薄膜。
另外，在第一和第二实施例中描述的技术不但可以应用于FeRAM，而且还可以应用于DRAM。
本领域的普通技术人员容易得到其他优点和改进。因此，本发明的广义方面不限于在此示出和描述的具体细节和代表实施例。相应地，可以作出各种更改而不脱离由所附权利要求及其等价表述所定义的精神或范围。