集成半导体内存.pdf

本发明是说明一集成半导体内存(1)，其具有一记忆胞元，其包含一储存电容器(3)与一选择晶体管(4)，其可被一位线(5)与一字符线(6)驱动，所述的选择晶体管具有一半导体材质所制区域(8)，其是邻接一栅极介电质(7)，且其中可形成一晶体管信道，且一源极/漏极布植(1 0)是被导入其中，藉以与所述的位线(5)电性连接。根据本发明，一肖特基(Schottky)接触(11)乃设于所述选择晶体管(4)与所述储存电容器(3)之间，而在靠近所述的肖特基(Schottky)接触11之处，所述的半导体材质所制区域(8)没有一源极/漏极布植的掺质。藉由在所述电容器侧免除一源极/漏极布植，漏电流乃得以降低而所述内存胞元的存写与读取速度亦得以提升。

1.  一种集成半导体内存(1)，具有一内存胞元(2)，该内存胞元(2)具有一储存电容器(3)与一选择晶体管(4)，其可被一位线(5)与一字符线(6)驱动，所述的选择晶体管(4)具有一半导体材质所制区域(8)，其邻接一栅极介电质(7)，以及其中可形成一晶体管信道(9)，且在其中乃导入了一源极/漏极布植(10)，藉以与所述位线(5)电性连接，
其中一肖特基(Schottky)接触(11)被提供于所述选择晶体管(4)与所述储存电容器(3)之间，且在靠近所述肖特基(Schottky)接触(11)之处，所述半导体材质所制区域(8)并没有一源极/漏极布植的掺质。

2.  如权利要求1的半导体内存，其中除了藉以与所述位线(5)电性连接的所述源极/漏极布植(10)之外，所述选择晶体管(4)在所述半导体材质所制区域(8)内不具有其它的源极/漏极布植。

3.  如权利要求1或2的半导体内存，其中所述的肖特基(Schottky)接触(11)是形成于所述半导体材质所制区域(8)的一接口(18)与一金属接触连接(12)之间。

4.  如权利要求1至3中任一项的半导体内存，其中所述的肖特基(Schottky)接触(11)是直接形成于所述半导体材质所制区域(8)的所述接口(18)处。

5.  如权利要求1至4中任一项的半导体内存，其中所述的储存电容器(3)是一形成于一半导体基质(13)中的沟渠电容器，而所述选择晶体管(4)乃被排列，因而可在所述的半导体材质所制区域(8)中，形成具有垂直于所述半导体基质(13)的所述基质表面(26)的一电流流动方向。

6.  如权利要求3至5中任一项的半导体内存，其中所述的半导体材质所制区域(8)是以柱形方式形成，且在所述金属接触连接(12)上的一程度(H1)处，其整个周边都是由所述的栅极介电质(7)所覆盖。

7.  如权利要求6的半导体内存，其中以一栅极电极(7)环状包围以所述栅极介电质(7)覆盖的所述的半导体材质所制区域(8)。

8.  如权利要求7的半导体内存，其中在所述的半导体内存(8)的一状态中，驱动所述内存胞元(2)的所述字符线(6)并未被激活，以一电位(P1)施加偏压所述栅极电极(6)，所述的肖特基(Schottky)接触(11)效应在所述电位乃被抑制，而所述的储存电容器(3)乃与所述的选择晶体管(4)电性绝缘。

9.  如权利要求6至8中任一项的半导体内存，其中配置所述的肖特基(Schottky)接触11与所述的栅极电极(6)乃被排列，因而当藉由适合开启所述选择晶体管(4)的一栅极电位(P4)而施加偏压所述的栅极电极(6)时，同时开启所述的所述的肖特基(Schottky)接触(11)。

10.  如权利要求9的半导体内存，其中所述的栅极电极(6)是延伸至所述的半导体材质所制区域(8)的一侧(22)，其是与所述的肖特基(Schottky)接触(11)的程度(H2)中所述的金属接触连接(12)相对。

11.  如权利要求1至10中任一项的半导体内存，其中所述的半导体材质所制区域(8)是所述的半导体基质(13)的一部分，且所述的字符线(6)是被导入围绕于所述的半导体材质所制区域(8)的一沟渠(G)。

12.  如权利要求1至11中任一项的半导体内存，其中所述的选择晶体管(4)是一场效晶体管，且所述的半导体内存(1)是一动态随机存取内存。

集成半导体内存
技术领域
本发明是关于一种集成半导体内存，其具有一储存电容器与一选择晶体管，其可由一位线与一字符线驱动，该选择晶体管具有以半导体材质所制成的一区域，其邻接一栅极介电质，且可在其中形成晶体管信道，且导入一源极/漏极布植于其中，且藉由该位线而形成电性连接。
背景技术
集成半导体内存具有一胞元数组，其具有多个记忆胞元，其中电荷可储存于储存电容器中。该内存胞元的晶体管是位在一位线与字符线的交叉点，以该位于线与该字符线之对应所选择的电位，开启该晶体管，藉此将晶体管数字信息项目以电荷量的形式，存写至该储存电容器或是或是自后者读取之。
基于此功能，该晶体管通常被称为选择晶体管。其通常是作为场效晶体管，而后以半导体材质、栅极介电质与栅极电极形成层顺序，通常两源极/漏极布植中可形成一晶体管信道，该半导体材质可被导入至其中。该栅极电极通常包含多层，且被图案化成为该两源极/漏极布植之间的一布植罩幕。平行于沿着一源极/漏极布植与另一源极/漏极布植间路径的该栅极电极，其宽度或长度指定该晶体管的信道长度，特别是用于平面设计的例子中。
理想上，在该晶体管关闭时，没有任何的漏电流在该记忆胞元中，而当该晶体管开启时，所储存的电荷尽可能地完全快速流动或是大致完全流动至该位线或是其相反方向。相当快速地读出与存写该数字信息项目至该记忆胞元的储存电容器，对于增加半导体内存的操作速度是必要的。
然而，在实际的半导体内存之集成半导体电路中，漏电流是发生在该晶体管的关闭状态，例如当栅极长度大幅增加时，尽管次门槛电流以指数方式降低，仍不会完全消失。再者，现代的半导体内存之更大的集成密度，其效果在于该栅极或信道长度变得越来越小，且次门槛电流会增加。结果，所储存电荷的一部分会持续透过该晶体管而流走，因而缩短更新的时间。
再者，增加限制于存写至该储存电容器的速度，以及限制自该储存电容器读取的速度。至少在垂直的选择晶体管中，亦即选择晶体管的运作与基质表面垂直，则形成晶体管信道的该晶体管区域以及被充电的该储存电容器之间的电性连接，系藉由填充包含掺质的多晶硅而形成。在制造该半导体内存的过程中，温度增加造成部分的掺质自该多晶硅填充出现且扩散至半导体材质所制成的部分区域，因而在该半导体材质所制成的区域中在该电容器侧上形成该源极/漏极电极。而后，在该位线侧上，此外扩散与源极/漏极布植之间的距离，系决定该信道长度。
该掺杂的多晶硅填充具有一电阻，其限制自该内存胞元的读取速度或限制存写至该内存胞元的速度。由于仅能藉由自该掺杂的多晶硅扩散至该半导体材质所制成的区域中而产生在该电容器侧的该源极/漏极电极，所以仍提供此填充。在此种设计中，可藉由增加该多晶硅填充的横切面而增加内存速度或是增加读出速度，但是这与组件结构趋向小尺寸并不一致。
另一个问题在于漏电流是由于所储存的电荷持续自该储存电容器流出。一种可能的漏电流机制是在于透过该半导体基质的基质材质该电容器侧上的源极/漏极电极，直到所包埋的外部电极与所有的储存电容相同，即所谓的包埋板。为了防阻此漏电流路径，该包埋板是被近可能深深置入该半导体基质中。在该储存电容的此外部电极上，必须在该储存电容的沟渠壁上或是在一堆栈电容器的一对应区域中，提供一加厚的绝缘材质。此所谓的环(collar)更进一步防止更短的漏电流路径，但结果同样将该沟渠电容器的顶侧更深入移动至该半导体基质中。藉由可比较薄的电容器介电质，指定该电容器之位置，在其接口最主要是所储存的电荷语所诱导的反电荷。为避免在该电容器侧与该外部电极上的该源极/漏极布植之间的漏电流而选择在该基质表面下，该储存电容器的包埋外部电极深度较深，导致绝圆环对应地延伸至该基质中，藉以降低形成电容器与电容的剩余残存深度。同时，该选择晶体管与该储存电容器之间的距离增加，则存写与读取的时间较实际上可能的时间为长。
发明内容
本发明的目的是提供一种具有一内存胞元的半导体内存，其中信息项目可被更快存写或读出，且所产生的漏电流较少。特别地，当该晶体管关闭时，次门槛电流被降低。
在前言中的该集成半导体内存中，本发明目的之达成是藉由在该选择晶体管与该储存电容器之间提供一肖特基(Schottky)接触，以及藉由在靠近该肖特基(Schottky)接触的该半导体材质区域没有源极/漏极布植地掺质。
根据本发明，在该选择晶体管与该储存电容器之间，提供一肖特基(Schottky)接触与金属接触的连接作为电性连接，习知的电性连接通常是藉由掺质扩散的方式，形成在半导体材质所制成的区域之电容器侧接口。根据本发明，在电路学名词中，二极管通常是关闭的，且是被配置在以半导体材质所制且有信道形成其中的区域与金属接触连接的交界处。同时，由于相较于习知以掺杂的多晶硅填充，该金属接触连接没有包含掺质，所以根据本发明生产半导体电路的过程中，在该电容器侧并没有形成一源极/漏极布植。根据本发明，可免除此布植。
本案中所提的内存胞元设计之概念基础是不再提供分离的结构用于该电容器侧上的该源极/漏极电极；根据本发明的设计，这是由该金属接触连接本身所形成。本发明更进一步的概念基础是藉由该选择晶体管剩余电极的辅助，对于通常关闭的肖特基(Schottky)二极管进行电性交换，亦即将其开启以完成储存至该内存胞元中以及自该内存胞元读出。
在习知的半导体电路中，在对应的热处理后，该电容器侧上的源极/漏极布植再所有方向会有一点扩散，故将其免除可增加该晶体管的长度，亦即增加在该位线侧上的源极/漏极布植与至该储存电容器的接触连接之间的距离。由于距离加大，则与相同尺寸的内存胞元与晶体管而言，该次门槛电流降低。再者，由于在该电容器侧上没有源极/漏极布植的该基质材质区域中，仅有较弱的内在掺杂存在，且该包埋电极至该肖特基(Schottky)接触的距离大于至该电容器侧上一未扩散的源极/漏极布植的距离，所以可大幅防阻漏电流至该储存电容器的包埋共同外部电极。结果，该胞埋电极在该基质中可形成在较浅的位置，且可形成绝缘环，因而其可向下延伸地较浅。这可缩短距离，而在该储存电容器与该选择晶体管之间受到电荷载体的覆盖，而增加该出速度与内存速度。
更进一步以金属接触连接增加读出与记忆速度，其比习知所使用的掺杂多晶硅具有更高的电传导性。虽然肖特基(Schottky)代表一种电阻，但是其可在该选择晶体管合适的电位上被开启，藉以降低选择晶体管与储存电容器之间的整个电阻。
因此，除了具有以该位线所制成的电性连接的源极/极极布植之外，该在以半导体材质所制成的区域中，选择晶体管不再具有其它的源极/漏极布植。这种设计特别适用于垂直选择晶体管，因为习知的上与下源极/漏极布植并不需要以相同的方法步骤生产。
同样地，所述的肖特基(Schottky)接触是形成在以半导体材质所制区域的接口与一金属接触连接之间。在此例子中，形成该基质本体或是用于形成信道的该晶体管本体的半导体材质以及该金属接触连接的材质，可直接彼此连接；所形成的二极管可防止电荷自该储存电容器回流至该半导体材质；因而甚至所发生漏电流之处并非第一位置。
本案较佳是提供直接在半导体材质所制成的区域接口上，形成该肖特基(Schottky)接触。
较佳为该储存电容器是形成在一半岛体积质中的一沟渠电容器，以及配置该选择晶体管，使得电流方向与垂直于该半导体材质基质表面的晶体管信道，可被形成于该半导体材质所制成的区域中。在此实施例中，可用简单的制造技术即完成本发明；习知技艺形成下源极/漏极布植所需要的加热处理步骤在本发明中是不必要的。为了取代该选择晶体管与胎储存电容器内电极之间的电性接触连接，该习知的电性接触连接是包含掺杂的多晶硅，于是提供一金属接触连接，所以其与形成该晶体管信道的半导体材质区域之间已完成该肖特基(Schottky)接触。在该位线侧上，可保持未改变的该上源极/漏极布植的制造。
较佳为该半导体材质所制区域是以柱状方式形成，且在其完整周边的金属接触连接之上是被栅极介电质覆盖。在此例子中，以半导体材质所制区域的所有侧边是由栅极介电质以及在该晶体管信道侧边方向中的栅极电极所包围。所以，由于有环状的信道横切面，而达到更高的信道电流，且更进一步地增加该记忆与读出速度。因此，本案所提供的由该栅极介电质所覆盖的半导体材质所制区域，是由该栅极电极所环绕包围。
在本发明的发展中，提供配置该肖特基(Schottky)接触与该栅极电极，因而当该栅极电极被偏压至适合用于该起该选择晶体管的栅极电位时，则同时开启该肖特基(Schottky)接触。为达此目的，必须建构该栅极电极，因此若自该储存电容器读出或是存写至该储存电容器，则藉由开启该肖特基(Schottky)接触而诱导电荷转换。
特别地，该栅极电极是延伸至该半导体材质所制区域的侧边，其是在该肖特基(Schottky)接触中而与该金属接触连接相对。在几何配置的例子中，该栅极电极延伸至一程度或是深度在信道区域之下在该电容器侧上习知该源极/漏极布植被配置的位置，且根据本发明，配置该肖特基(Schottky)接触。因此在信道所形成的该半导体材质所制的对侧上，配置该肖特基(Schottky)接触与该栅极电极的下区域。所以，配置在该侧上的电性偏压栅极电极在该肖特基(Schottky)接触的侧边上产生带弯曲，因此透过该栅极电位，可开启与关闭该肖特基(Schottky)接触。例如，若是在亦形成信道的区域中的半导体材质是弱p-掺杂，则正栅极电位造成形成信道延伸至该肖特基(Schottky)接触。
较佳为半导体材质所制区域是该半岛体基质的一部分，以及将该字符线导入环绕在该半导体材质区域的半导体基质中。在此例子中，藉由蚀刻程序，将半导体材质所制该柱状形式的区域图案化，过程中其周围被移除，以形成纵向的沟渠，以后该字符线被导入其中。
最后，本发明所提供的该选择晶体管是一场效晶体管，且该半导体内存是一动态随机存取内存。
附图说明
本发明是如下所述请参阅第1图至第5图。
第1图是根据本发明，说明该半导体内存之横切示意图。
第2A图至第2D图是说明层顺序，包含金属接触连接、半导体材质、栅极介电质以及不同电位条件下的栅极电极。
第3图是一概示图，其是根据本发明说明该半导体内存。
第4图是说明第1图中的H1部分。
第5图是说明第1图中的H2部分。
具体实施方式
第1图是根据本发明，说明一半导体内存1，其包含两内存胞元。该内存胞元各具有一选择晶体管4，藉由位线侧上的一源极/漏极终端10而连接至一位线5，该位线是在该半导体基质13的表面26上。各内存胞元更具有一储存电容器3，以作为一沟渠电容器，该储存电容器具有一内电容器电极23、一外电容器电极18以及一电容器介电质17于其中。环绕一接触连接12的一隔离沟渠24形成于该储存电容器3的上区域中。防止相邻内存胞元串扰(crosstalk)的隔离沟渠25是配置于该接触连接12上。该字符线6驱动内存胞元，是自左运行至右，因而垂直该位线5。
半导体材质所制成的区域8有晶体管信道形成于其中，至少沿着双箭号14的电流方向亦指向「本体」，并不需要作为该半导体基质13的一部分。亦可藉由在初始所使用的绝缘层上后续生成一单晶层，而后自该半导体基质电性绝缘。
在第1图中，半导体材质所制的各区域8是以柱状方式形成，且在其外侧的栅极电极16或是字符线6以栅极介电质7围绕该柱状周边。如第1图中所示，通常包含多层，例如以多晶硅制成的下层，可使用含有钨的层或是含有钨的层顺序。由平面化氮化物层所覆盖的字符线或是栅极电极，同时作为与该位的绝缘。
不像习知的半导体内存，根据本发明的半导体内存是如第1图中所示，在该接触连接12与半导体材质所制的区域8之间的接触区域，并没有源极/漏极布植。取而代之的是，仅以掺杂的方式掺杂以半导体材质所制的区域8，以相同的方式，其次掺杂该半导体基质13的剩余区域。根据本发明，该连接结构12是金属的，所以在该接口8上形成肖特基(Schottky)二极管，且藉由绝缘15与隔离沟渠25将该二极管自该栅极电极16电性绝缘，但是在该柱状形式区块材质的对侧上受到电性影响，如第1图所示系依正电孔所代表的基础。在该肖特基(Schottky)接触的H2，其效果在于该晶体管信道系延伸至该肖特基(Schottky)接触。结果，该晶体管信道向下延长，且该储存电容器被开启。在左半部的内存胞元中，该肖特基(Schottky)接触11系以一电路符号表示。
一胞埋电极板19是被配置在该半导体基质13中，且以外部电容器电极20短路。根据本发明，由于该半导体内存并不具有下源极/极布植，所以该胞埋电极19可位于靠近该表面26的方向而非在习知半导体内存中的位置，其中在该位置增加至该下源极/漏极电极的漏电流风险。所以，亦可制作该隔离沟渠24，使其制该电容器沟渠较浅之处，因而该电容器介电质17是延伸至靠近该选择晶体管4之处。所以，该储存电容器的储存电容增加，以及可达到更快的数字信息读出与储存。
在第1图中，产生该字符线作为填充被图案化的一沟渠G，因而保持该半导体基质的半导体材质所制的柱状形式区域8。
第二图A是说明层顺序，其包含金处接触连接12、半导体材质所制的区域8、所述的栅极介电质7以及热平衡中的栅极电极6，其中各材质的费米能量(Fermi energy)皆相同。在此例子中，所述的金属接触连接12与所述的栅极电极6并无电性偏压。半导体材质所制区域8的带结构，其说明基础在于下传导带边缘Ec以及上效价(valence)边缘Ev，其与该金属接触连接12的接口，亦即在由共同接口所形成的肖特基(Schottky)二极管上有些微的弯曲。在第二图A至第2D图中，所述的层顺序是一n-信道晶体管(n-FET)的一部分。
第2B图是说明当内电容器电极的电位P2以及当金属接触连接12对应于0.4伏特的一储存数字零的值，在该p-掺杂半导体材质中该带结构的替换。该栅极电极6的电位P1＝0伏特，将该晶体管关闭，并防止形成一晶体管信道。相较于第二图A，该金属接触连接23中的电量已降至正电位P2＝0.4伏特。
第2C图是说明在一储存逻辑中一对应的电位状况，其中相较于第二图，该金属接触连接12的该电位P3＝1.5伏特是更进一步地有效降低，且因而该半导体材质8的带结构是更加弯曲。所述的栅极电极6持续在电位P1＝0伏特，其抑制该肖特基(Schottky)接触，且将该储存电容器自该选择晶体管电性绝缘。
若是如第2D图所述，所述的栅极电极6的电位是上升至一电位P4＝2.8伏特，高于所述的金属接触连接12的电位P3＝1.5伏特，则会影像透过该肖特基(Schottky)接触的信道形成。由于电场的关系，在形成该肖特基(Schottky)接触的接口11以与门极介电质7之间的半导体材质的区域8中该带结构是变形的。该金属接触连接12中的电子可通过该半导体材质8且可透过一晶体管信道而传导。因而该正偏压栅极电极6同时开启该选择晶体管与该肖特基(Schottky)二极管。特别有利的是第1图中所示的几何图形中，该肖特基(Schottky)接触11的H2处，所述的栅极电极是延伸于该金属接触连接12的顶侧之下，因此由所述的栅极电极16所产生的电场主要是被导引垂直该肖特基(Schottky)接触11的接口18，如第1图中的水平箭号所示。
第3图是根据本发明，说明一半导体内存1的概示图。例如，在字符线6与位线5的交叉点，提供具有选择晶体管4的内存胞元2、一垂直配置的场效晶体管以及一储存电容器3。该外部电容器电极是电性相互连接且以一不特定说明的电位进行偏压。根据本发明，在电路学的名词中，一肖特基(Schottky)接触11是形成在该选择晶体管4与该储存电容器3之间，肖特基(Schottky)接触的二极管电路符号是如第3图中所示。虽然二极管电流通常仅可以一方向流动，造成所述的栅极电极诱导一电场，而由于减少的层厚度在反向减少防止电流的二极管性质，因此该储存电容器3可被存写与读取。
第4图与第5图是说明第1图的半导体内存在平行于该基质表面26 H1与H2之横切面。第4图是说明在该金属接触连接12上的H1处的部分。在此处，以柱状方式所形成的半导体材质区域8，其周边首先是受到该栅极电极7的围绕，而后是该栅极电极16或是该字符线16的材质。由于所述的栅极电极完全围绕半导体材质所制区域8，所以这导致所述得晶体管信道9具有更大的横切面，如第1图中所示，流动方向是双箭号14的方向垂直于所述半导体基质13的表面26。由于环状的信道横切区域，所以可在更短的时间内传输更大量的电荷。
第5图是说明所述电性接触连接11与半导体材质所制区域8之间的肖特基(Schottky)接触11的H2横切部分。所述的肖特基(Schottky)接触11是被提供于该区域8的一侧21上，配置至在另一侧22上的是所述的栅极电极7，且而后是所述的栅极电极16或是所述的字符线6。如第1图中所示，透过该栅极电极16、该区域8以及透过该肖特基(Schottky)接触11所诱导的电场，开启该肖特基(Schottky)二极管，用于读取或是储存一数字信息项目。
根据本发明，藉由使用所述的肖特基(Schottky)接触11以及藉由在用于形成晶体管信道的该半导体材质所制区域中免除一第二源极/漏极布植，在其它设计形式的极承办导体内存中，漏电流的强度，特别是次门槛电流的强度亦可被降低。有效的信道长度是被增加；同时，防阻朝向该储存电容器之胞埋外部电极的漏电流。该储存电容器在空间上的配置是接近该选择晶体管，造成储存电容的增加以及读出速度的增加。事实上，相较于习知的多晶硅填充，本发明所述的金属接触连接具有更高的电传导性。
                组件符号表列
1半导体内存
2内存胞元
3储存电容器
4选择晶体管
5位线
6字符线
7栅极介电质
8半导体材质所制区域
9晶体管信道
10在位线侧上的源极/漏极布植
11肖特基(Schottky)接触
12金属接触连接
13半导体基质
14电流流向
15绝缘
16栅极电极
17电容器介电质
18接口
19胞埋电极
20外部电容器电极
21、22该区域8的对侧
23内部电容器电极
25沟渠隔离
26半导体基质的表面
Ec低传导带边缘
E_F费米能量(Fermi energy)
Ev上效价带边缘
G沟渠
H1、H2程度
n-FET场效晶体管
P1，...，P5电位