在集成电路中含硅导体区域形成改良的金属硅化物部分的方法.pdf

上传人:1*** 文档编号:681972 上传时间:2018-03-04 格式:PDF 页数:14 大小:821.52KB
返回 下载 相关 举报
摘要
申请专利号:

CN02828614.6

申请日:

2002.12.20

公开号:

CN1623227A

公开日:

2005.06.01

当前法律状态:

授权

有效性:

有权

法律详情:

专利权的转移IPC(主分类):H01L 21/768变更事项:专利权人变更前权利人:先进微装置公司变更后权利人:格罗方德半导体公司变更事项:地址变更前权利人:美国加利福尼亚州变更后权利人:英属开曼群岛大开曼岛登记生效日:20100708|||授权|||实质审查的生效|||公开

IPC分类号:

H01L21/768

主分类号:

H01L21/768

申请人:

先进微装置公司;

发明人:

K·维乔雷克; V·卡勒特; M·霍斯特曼

地址:

美国加利福尼亚州

优先权:

2002.03.28 DE 10214065.0; 2002.10.29 US 10/282,665

专利代理机构:

北京纪凯知识产权代理有限公司

代理人:

戈泊;程伟

PDF下载: PDF下载
内容摘要

于含硅导电区域上设有包含至少三种物质层(221,222和223)的叠层(220),以于该含硅导电区域上和其中形成硅化物部分(208),其中与硅毗邻的一层(221)提供用于硅化反应的金属原子,该中间层(222)藉于沉积期间供应含氮物以形成金属氮化物,而于形成该上层(223)时中断供应含氮物。此方法可以于原位置方法(in situ method)施行,而相较于一般现有工艺的利用至少两种沉积槽,本方法可明显地改善产能和沉积工具的性能。

权利要求书

1.  一种于含硅导电区域上形成降低电阻区域的方法,该方法包含:
提供一基板(201),该基板上形成有该含硅导电区域;
沉积一层堆栈(220)至该含硅导电区域上,该层堆叠包含第一金属层(221)、第二金属层(223)及位于该第一及第二金属层之间的金属氮化物层(222);以及
热处理该基板(201),以于该含硅导电区域上形成金属硅化物部分(208)。

2.
  如权利要求1所述的方法,其中该第一层(221)、第二层(223)及该金属氮化物层(222)包含相同金属。

3.
  如权利要求1所述的方法,其中沉积该层堆栈(220)是于原位上实施。

4.
  如权利要求1所述的方法,其中沉积该层堆栈(220)包含:
于等离子体环境中溅镀沉积该第一金属层(221);
供应含氮气体至该等离子体环境以沉积该金属氮化物层(223);以及
中断沉积该第二金属层(223)的含氮气体供应。

5.
  如权利要求1所述的方法,其中沉积该层堆栈(220)包含:
暴露该基板(201)至第一等离子体环境以沉积该第一金属层(221);
当供应含氮气体至该第二等离子体环境以沉积该金属氮化物层(222)时,暴露该基板至第二等离子体环境;以及
中断至该第二等离子体环境的含氮气体供应,以沉积该第二金属层(223)。

6.
  如权利要求1所述的方法,其中沉积该层堆栈(220)包含:
暴露该基板(201)至第一等离子体环境以沉积该第一金属层(221);
供应含氮气体至该第一等离子体环境以沉积该金属氮化物层(222);以及
暴露该基板(201)至第二等离子体环境以沉积该第二金属层(223)。

7.
  如权利要求1所述的方法,其中热处理该基板(201)包含于第一平均温度下进行第一退火工艺及在较该第一平均温度为高的第二平均温度下进行第二退火工艺。

8.
  如权利要求7所述的方法,还包括于该第二退火工艺前,移除该第二金属层(223)、该金属氮化物层(222)及该第一金属层(221)上的非反应性金属。

9.
  如权利要求1所述的方法,其中该第一金属层(221)包含钴、钛、锆、钽、镍及钨的至少其中一。

10.
  如权利要求1所述的方法,其中该第二金属层(223)包含钴、钛、锆、钽、镍及钨的至少其中一。

11.
  如权利要求1所述的方法,其中该金属氮化物层(222)包含钛、锆、钽、镍及钨的至少其中一。

12.
  一种于基板上形成的含硅导电区域中形成硅化物部分的方法,该方法包含:
于等离子体环境中的该含硅导电区域上沉积一金属;
供应含氮气体至该等离子体环境以于该沉积金属上沉积一金属氮化物;
中断该含氮气体的供应以于该金属氮化物上沉积该金属;以及
热处理该基板(201)以形成该金属硅化物部分(208),其中该金属硅化物大致是从位于该含硅导电区域及金属氮化物间的金属所形成。

13.
  如权利要求12所述的方法,其中于该含硅导电区域上沉积金属以生产第一层(221),沉积该金属氮化物以生产作用为惰性层的第二层(222),以及于该金属氮化物上沉积金属以生产作用为吸收层的第三层(223)。

说明书

在集成电路中含硅导体区域形成改良的金属硅化物部分的方法
技术领域
一般而言,本发明关于制造集成电路的领域,尤针对在导电性含硅区域上具有金属硅化物部分的半导体装置,以减少这些含硅区域的薄层电阻。
背景技术
在现代超高密度的集成电路中,装置的结构尺寸不断地缩小以提高装置性能以及功能性。然而缩减结构尺寸必须承担某些问题,这些问题可能抵销部分缩减结构尺寸后所得的优点。一般而言,缩小结构尺寸,例如,晶体管组件,会导致该晶体管组件信道长度缩短,并从而致使该晶体管具较高的驱动电流能力以及提高切换速度。不过,缩小该等晶体管组件的结构尺寸时,导线及接触区域,亦即该晶体管组件周围可供电性接触的区域,会因为这些导线与区域的截面积随着结构尺寸缩小而减少,因而增加的电阻,如此变成一重要问题。然而,该截面积结合包含在导线以及接触区域中的材料特性乃决定各导线或者接触区域的电阻。
以此观点看来,上述问题可举例一典型关键结构尺寸,亦称为关键尺寸(Critical Dimension,CD),譬如在晶体管的源极区域及漏极区域间栅极电极下方形成场效应晶体管信道的延长部。减少此信道的延长部分,一般称为信道长度,可因栅极与信道间较小的电容以及较短信道的电阻降低,而于晶体管组件切换中明显改善关于下降和上升时间的装置性能。不过,缩短信道长度也必须承担任何导线尺寸的降低问题,譬如一般以多晶硅形成的场效应晶体管,以及用于电性接触到晶体管的漏极与源极区的接触区域,以便接着将用于输送电荷载体的有效截面积缩小。所以,除非缩小的截面积可以藉由形成导线与接触区域,诸如栅极电极、漏极与源极接触区域的材料电性特性改善来补偿,否则该导线以及接触区域仍会显现较高的电阻值。
因此,改善大致上包含如硅的半导体材料在导电区域上的特性至为重要。举例来说,在现代集成电路里,个别的半导体装置,诸如主要以硅为基础的场效应晶体管,电容器及其它组件,其中每一装置均是藉由硅线及金属线来导接。即使可藉由以如铜置换常用的铝来改善金属导线的电阻率,但当需要改善含硅半导体导线以及半导体接触区域的电性特性时,工艺工程师还是会面临一挑战性任务。
一般而言,即便处于重掺杂状态,这些含硅区域接受金属硅化物部分的处理时会清楚显现出较硅为低的薄层电阻。
于含硅导电区域上形成金属硅化物部分的一般现有工艺,如第1a至1c图所示。第1a图系图标一形成于基板101上的场效应晶体管的剖面示意图,该基板可为硅基板或任何其它适合承载场效应晶体管100的基板。该场效应晶体管100的尺寸系由如二氧化硅的绝缘材质所形成的浅沟渠隔离103予以定义。包含例如二氧化硅的栅极绝缘层106依照该场效应晶体管100所需特性,从可能含有N型及/或P型掺杂原子的井域102分离出大致包含多晶硅的栅极电极109。而且,标号105所指的源极与漏极区域系由井域102提供再反向掺杂于井域102。井域102的表面区域位于栅极绝缘层106下方,亦称作信道区域。第1a图中分离漏极与源极区域105的横向距离称的为信道长度包含例如二氧化硅或氮化硅的侧壁间隙壁107与栅极109的侧壁形成接触。于该漏极与源极区域105与门极电极109顶层形成金属硅化物部分108,一般包含低欧姆状态的硅化钴(CoSi2),以降低个别含硅导电区域,例如栅极电极109及该源极与漏极区域105的电阻。
第1a图中所示的结构一般由以下工艺步骤所形成。首先,由蚀刻沟渠并且回填二氧化硅形成沟渠隔离103后,以例如氧化制法来形成栅极绝缘层106。接着,经过复杂的微影技术沉积多晶硅并且图案化形成栅极电极109。而后,进行第一植入步骤在该源极与漏极区域105上定义出较浅的掺杂区域,然后形成侧壁间隙壁107以作为定义该源极与漏极区域105的后续植入步骤的植入罩幕。之后,于第1a图所示的结构上沉积包括钛、钽、锆、钴及镍等耐火性金属层。一般而言,该金属系以包括可提供所需金属的对应标的的溅镀工具,而以溅镀沉积法沉积制得。
第1b图系图标该漏极区域105部分的放大剖面图,该图包含沉积于漏极区域105上的耐火金属层110当耐火金属层110大致以钴形成时,于该耐火金属层110顶层通常设有可包含钛或氮化钛的盖层111。该盖层111一般系以溅镀沉积法形成,其中该基板101置于分离沉积槽中处理,以形成该盖层111。
而后,第一退火步骤系于一般介于440℃至600℃的第一平均温度下,以钴作为耐火金属来进行,以起始该耐火金属层110与漏极区域105硅之间的化学反应。当然,栅极电极109与源极区域105所产生的对应反应也需要注意。于第一退火步骤期间,例如钴的金属层110以及源极区域105硅受到扩散而形成钴单硅化物。当此反应发生时,若实质包含钛的盖层111,用作为所谓于退火环境中与任何氧原子为主较佳反应来形成氧化钛的吸收层。则该钛盖层111将明显减弱耐火金属层110底层钴地氧化反应,而以其它方法形成氧化钴并且增强最终所得硅层的电阻值。然而,于第一退火步骤期间朝上扩散,钛与钴倾向形成大致毋须与硅反应的化合物,故,对于低欧姆硅化物区域并无作用。
另一方面,若盖层111大致包含氮化钛,则该盖层111作为第一退火步骤期间的大致惰性层;然而,该盖层111仅提供于退火环境中的底层钴免于被残余氧氧化的适当保护能力。而且,于退火及钴单硅化物形成期间,当利用到钛盖层111时,可能增生钛而构成晶粒边缘。
其后,盖层111及耐火金属层110中的非反应性钴可藉由选择性湿式蚀刻工艺来移除。接着,于较第一退火步骤的平均温度更高,一般介于650℃至700℃下实施第二退火步骤,如果耐火金属层110系用钴来转化钴单硅化物成为更稳定的二硅化钴,则二硅化钴会明显显现出较钴单硅化物更低的薄层电阻值。如前面所提,至于钛盖层111的钛可于钴单硅化物的晶粒边缘处增生,并且,在第二退火步骤期间用于化学反应的主要扩散路径可以明显地受该增生钛所遮蔽。
再者,如第1c图中所示,于起始退火步骤期间可形成钴钛层112,继而降低硅化物部分108的厚度。而且,由于晶粒边缘处增生有钛,相对地最终所得硅化物部分108及底层含硅区域105的接口113较粗糙,因而,由于电荷载体消散作用增加而显示电阻值增强。若盖层111系使用钛氮化物,则大致可以避免钴钛层112产生,但反而最终所得的硅化物部分108可能包含相当多量的氧化钴,致使该硅化物部分108的电阻值也会提高。
是以,虽然现有工艺得藉由于含硅导电区域上形成硅化物部分来明显改善该等含硅导电区域的整体电阻值,然以工艺最佳化的观点来看,关于硅化物部分品质仍有其改善空间。
发明内容
一般而言,本发明系指一种于含硅导电区域上形成硅化物部分的方法,该方法系提供多层的堆栈,其中一或多层金属层用于提供形成该金属硅化物部分的金属,当于该金属与硅之间起始化学反应期间,堆栈的其它层可用于保护底层金属层。再者,根据一个观点,藉由于原位置方法形成层堆栈,可以明显简化需要两种分离沉积槽的复杂沉积技术,因此,以单一沉积槽即可沉积该金属层以及保护层。
根据本发明所述的一实施例,于含硅导电区域上形成降低电阻区域的方法,该方法包含预备一基板,该基板上形成有含硅导电区域,且该含硅导电区域上沉积有层堆栈,其中,该层堆栈包含第一金属层、第二金属层及位于该第一及第二金属层之间的金属氮化物层。此外,该方法包含热处理基板以于该含硅导电区域上形成金属氮化物部分。
本发明所述的另一实施例,系于基板所形成的含硅导电区域上形成硅化物部分的方法,该方法包含于反应等离子体环境中的含硅导电区域沉积一金属。而且,提供含氮气体至大致上用于沉积金属氮化物的反应等离子体环境中。因而,再次沉积金属所供应的含氮气体可以中断。此外,实施热处理形成金属硅化物部分中,该金属硅化物可以从位于该含硅区域及金属氮化物之间的金属来大致形成。
附图说明
第1a至1c图系绘示根据一般现有工艺所形成,具有硅化物部分的半导体装置的剖面示意图;以及
第2a至2d图系绘示依照本发明一说明实施例中,半导体装置于各工艺阶段的剖面示意图。
具体实施方式
本发明的说明实施例如下所述。为清楚呈现重点,本说明书并未述及实际完成型态的所有结构。当然应了解到,在开发任何此种真实的实施例时,必须作出许多与实施相关的决定,以便达到发明者的特定目标,譬如符合随着实施例的不同而有所变化的与系统相关及与商业相关的限制条件。此外,我们应当了解,此种开发工作可能是复杂且耗时的,然而,仍将是一种对本领域普通技术人员在参阅本发明揭示事所述之后可从事的例行工作。
以下,本发明说明实施例将叙述一具含硅导电区域的场效应晶体管。然须知本发明可应用于任何提供集成电路所用的含硅导电区域。例如,可用多晶硅导线连接某些的晶粒区域或各个半导体组件,亦可依需要设计,具有相对较小截面以改善多晶硅导线的导电性,俾明显有助于提升集成电路的整体效能。
第2a图系绘示半导体组件200的剖面示意图,该半导体组件系具有与第1a图所示的必要组件或零件实质相同的场效应晶体管形式。除以前面的数字2取代数字1外,其它对应组件及零件皆以相同组件符号表示。因此,该半导体组件200包含形成于基板201上的浅沟渠隔离203,其中该基板201可为任何适合基板包括例如硅基板、绝缘体上外延硅基板及类似基板等。漏极与源极区域205以井域202分开,该井域202具有中心部,在该中心部上形成有将栅极电极209与井域202电隔离的栅极绝缘层206。而且,位于该栅极电极209的侧壁上设有侧壁间隙壁207。
用于形成该半导体组件200的制作流程大致上包括如已于第1a图说明的相同步骤。故各对应步骤予以省略。而且,如第2a图所示的半导体组件200包含一堆栈层220(以下会更详尽叙述),该堆栈层后来可于该漏极与源极区域205和该栅极电极209上形成硅化物部分。
第2b图系绘示该半导体组件200部分放大截面图,该半导体组件200包含该堆栈层220以及例如该区域205的一部份底层含硅区域。根据本发明一特定实施例,该堆栈层220包含三层:第一金属层221、含金属氮化物的第二层222,以及金属层形式的第三层223。该第一金属层221可包含耐火金属或其适合合金包括例如钴、钛、锆、钽、钨、镍等。该第二层222可包含金属氮化物,诸如以上述引证的耐火金属之一所形成的金属氮化物。该第三层223包含一金属或金属合金包括例如上述引证金属的任何一种。各层221,222及223的厚度系依特定需要选择。亦即,该第一层221系以形成于该含硅导电区域205之内及之上的金属硅化物部分为材料来源。因此,该第一层221的厚度系依形成该硅化物部分得到的需要厚度来选择。该第二层222用作为惰性层,也就是说用作为大致上阻碍第一层221扩散至第二层222及/或第三层223的扩散阻障层,并且阻碍在用于形成该金属硅化物部分的后续工艺步骤中,介于该第一层221及第二层222间的化学反应,该第二层222的厚度系选择以担保后续退火步骤下该底层第一层221具充份的保护。例如,若第二层222的金属氮化物为氮化钛,一般该层厚度约介于10奈米至100奈米之间。该第三层223用于后续的退火步骤中作为吸收层而与氧原子或其它反应性次产物反应以形成金属氧化物或任何其它化合物,因此该第三层223的厚度较佳选择为大致上消耗所有碰撞该第三层223表面的氧原子或氧分子。一般而言,厚度介于约10奈米至30奈米可充分地维持该第一层221中非预期的氧化程度在可以接受的范围内。
于一特定实施例中,该第一层221及第三层223大致上具有相同金属,且该第二层222大致上包含由形成该第一及第三层相同金属所形成的金属氮化物。以同样金属制作该第一、第二及第三层221,222及223可提供以下优点。
由于达到沉积整个基板表面的均一性程度相对较高,较佳地,于大直径基板上制造超高密度集成电路,以如溅镀沉积法等物理气相沉积法沉积金属层。当溅镀沉积期间,诸如基板201的基板插入含标的物的反应槽中(图中未显示),该标的物亦即沉积于该基板上通常为圆盘形的材质,该反应槽并含有产生等离子体环境的机构。一般而言,使用如氩的贵金属气体产生等离子体,以引导离子及电子至标的物材料而释出标的原子。待部分释出的标的原子迁徙至基板及基板上的电容器上形成诸如该第一层221的金属层。该溅镀沉积法的工艺参数,如槽压、等离子体生成装置的供应电源、供应基板的任何交流或直流电压、标的物与基板之间的间隔距离、沉积工艺的延迟作用等,均可根据设计需要控制以调整该第一层221的厚度。溅镀沉积工具及工艺于此技艺方面已经建立妥当,因此溅镀的详细说明予以省略。
待该第一层221沉积达所需厚度后,将例如氮气的含氮气体加至等离子体环境。可发现许多耐火金属,诸如钛、锆、钽、钨等,于氮氧显现的溅镀沉积期间形成氮化物,以形成如金属氮化物层的第二层222。再者,该沉积工艺参数包含上述所指的参数,以及特别用于供应反应性等离子体环境的氮气流速可控制以调整该第二层222的厚度及特性。当达到所欲得的厚度以后,中断氮气供应而仍维持等离子体境境,使得较该金属氮化物增加更多的金属沉积于该基板上。此工艺一直持续至全部残余氮气均大致消耗殆尽,以于最终产生大致″纯粹″的金属层223。
甚者,标的材质吸收的任何氮气,亦或于标的物或槽壁上沉积的金属氮化物,皆可于无氮气供应的沉积工艺期间移除,以将后续溅镀沉积工艺的金属氮化物污染降到最低。当沉积达到需要的厚度,或沉积槽已达到″欲清洁″的程度时,第三层223的沉积工艺会予以终止。由于第三层223仅用作牺牲,因此其厚度只要在不影响发挥吸收氧原子的所需效益的情况下尽可能地减少,并未严格限制。因而,根据此特定实施例,包含三层221,222及223的堆栈层220可于溅镀沉积工艺原位置形成,以明显改善生产力及工具效能。
根据另一实施例说明,该第一层221可沉积于第一等离子体环境内以形成例如钴层221,并将基板201大致暴露于包含第二标的材质,如钛及含氮气体成份的第二等离子体环境中。如上的说明,待氮化钛层沉积后,中断含氮气体供应,并且如前述实施例所述,于该溅镀标的物尚未污染的同时逐步沉积钛层223。依此方式,材料组成物的选择可选用第一层221以生成适当的硅化物部分,并选用第二层及第三层222及223,以于后续热处理期间为第一层221提供适当保护。
接着下一步系实施热处理以起始介于该含硅导电区域205的硅及第一金属层221之间的化学反应。为此目的,根据一个实施例,按第一层221所含的金属型态,第一退火步骤实施时的第一平均温度系用于起始介于第一层221上的金属与底层硅之间的化学反应,以形成金属硅化物。于该退火步骤期间,第二层222大致避免任何第一及第三层221,223材料的起伏扩散,尤其当第一及第三层分别包含不同金属时更为有利。再者,第二层222大致上的确无法与第一层221的金属起反应。而且,任何反应元素,特别是于该环境可以显现的氧原子,大致上系受到如氧与此些反应元素共同形成化合物的第三层223所大致耗尽。
之后,选择性地移除第二层及第三层222及223,以及第一层221中未与底层硅反应的任何过量物质。此等移除步骤可以各种现有湿式蚀刻工艺实施完成。
第2c图系略示于任何过量物质移除后,形成于含硅导电区域205之中及之上的金属硅化物225。其后,进一步实施如第二退火步骤的热处理,该第二退火步骤所用的平均温度高于第一热处理,藉以实施将该金属硅化物转化成硅化金属,硅化金属的电阻值明显低于该区域205的硅或金属硅化物225的电阻值。
第2d图系绘示待第二热处理完成后的半导体组件200,其中该源极及漏极区域205和闸电极209之中及之上形成有金属硅化物部分208。由于第二层222系于第一热处理期间制备,因此明显改善硅与硅化金属区域208间的接口,即便第一层221的金属与第三层223的金属不同,惟任两层之间的扩散活动仍可大致避免。
虽然到目前为止实施例所述的堆栈层220仅有三层相异层,惟为达到必须的扩散阻障功能以及必须的吸收功能,该堆栈层220可以包含任何适当层数。特别是,第二层222与第三层223之间的过渡系依金属与金属氮化物的比例逐渐变化而逐渐转变的,因此堆栈层220顶层显现吸收效能提升,而该第一金属层的顶层部分反而呈现必须扩散受阻的特性。此现象特别支持实施例采用原位沉积工艺系属正确,其中氮气供应可以控制欲得的所需金属氮化物及第二层及第三层中的金属构形。同时,于一个实施例中该第一层221与第二层222可分别以原位沉积工艺形成金属层221及对应的氮化物层222,而该第三层223系在分离沉积工艺中以不同物质形成。
于其它实施例须注意到的是,为使硅化物上形成的金属得到所需的保护层,该堆栈层220可以包含三层以上。于其它实施例中,特别是该堆栈层系于原位沉积两层或三层者,该层本质上系藉其功能而非其覆盖或底层边界来定义。例如,以供应氮气的溅镀沉积法沉积金属氮化物层,以及于获得某厚度的金属氮化物后,藉由中断氮供应而形成的层,可了解至少有二层,系由于最终形成层的吸收功能及不活泼的效果,虽然很难定义其间的清楚物理边界。
以上揭露的特别实施例仅用以说明本发明,而本发明可作修饰以及以不同的方式实施,但是对于此技艺方面的一般技术人员而言于阅读习得本说明书后,当可了解本发明可以诸多等效方式实施。例如,可以不同的顺序实施本发明上述提出的工艺步骤。再者,除了以下的申请专利范围中说明之外,并不欲对其中所示的构造成设计的细部作限制。因此,当可明证以上揭露的特定实施例可作更改或修饰,而所有此等变化系考虑在本发明的精神和范围内。由此,本发明提出下列的申请专利范围请求保护。

在集成电路中含硅导体区域形成改良的金属硅化物部分的方法.pdf_第1页
第1页 / 共14页
在集成电路中含硅导体区域形成改良的金属硅化物部分的方法.pdf_第2页
第2页 / 共14页
在集成电路中含硅导体区域形成改良的金属硅化物部分的方法.pdf_第3页
第3页 / 共14页
点击查看更多>>
资源描述

《在集成电路中含硅导体区域形成改良的金属硅化物部分的方法.pdf》由会员分享,可在线阅读,更多相关《在集成电路中含硅导体区域形成改良的金属硅化物部分的方法.pdf(14页珍藏版)》请在专利查询网上搜索。

于含硅导电区域上设有包含至少三种物质层(221,222和223)的叠层(220),以于该含硅导电区域上和其中形成硅化物部分(208),其中与硅毗邻的一层(221)提供用于硅化反应的金属原子,该中间层(222)藉于沉积期间供应含氮物以形成金属氮化物,而于形成该上层(223)时中断供应含氮物。此方法可以于原位置方法(in situ method)施行,而相较于一般现有工艺的利用至少两种沉积槽,本方法可。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电气元件


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1