探针卡及探针卡的制造方法.pdf

一种探针卡，不需要复杂的结构等，就能够针高度无偏差地高密度且高精度配设微小探针。设置在晶片试验装置上的探针卡(1)，包括：基板(10)，具有传送外加给作为试验对象的晶片的测试信号的布线图形；形成在基板(2)的表面上的组合基板(10)；硅制探针(20)，配设在组合基板(10)上，与表面布线图形(11)连接，形成梳形状；平坦部(12)，镀膜形成在组合基板(10)的表面布线图形(11)上，通过研磨使表面平坦化。通过在平坦部(12)上搭载探针(20)，形成将其组装在基板(2)上的构成。

1.  一种探针卡，设置在晶片试验装置上，其特征在于，
包括：
基板，具有传送外加给作为试验对象的晶片的测试信号的布线图形；
探针，配设该基板上，与上述布线图形连接，与上述晶片的电极接触；
平坦部，形成在上述基板的表面，表面被平坦化；
上述探针搭载在上述平坦部上。

2.  如权利要求1所述的探针卡，其中，上述平坦部，通过研磨使表面平坦化。

3.  如权利要求1或2所述的探针卡，其中，上述基板具有形成在表面上的组合部；
上述平坦部，形成在上述基板的组合部的表面上。

4.  如权利要求1～3中任何一项所述的探针卡，其中，上述平坦部，在上述布线图形上，沿该布线图形形成。

5.  如权利要求1～4中任何一项所述的探针卡，其中，上述平坦部，由形成在上述基板上的镀层构成。

6.  如权利要求1～4中任何一项所述的探针卡，其中，上述平坦部，由形成在上述基板上的掩模层构成。

7.  如权利要求1～4中任何一项所述的探针卡，其中，上述平坦部，由形成在上述基板上的组合层构成。

8.  如权利要求1～7中任何一项所述的探针卡，其中，上述探针形成在与上述基板不同的物体上，被组装在上述平坦部上。

9.  如权利要求8所述的探针卡，其中，上述探针具有基部和从该基部梳形状突出的多个针部。

10.  如权利要求8或9所述的探针卡，其中，上述探针由形成针形状的硅和形成在该硅的表面的导体图形构成。

11.  如权利要求1～7中任何一项所述的探针卡，其中，上述探针直接形成在上述平坦部的表面上。

12.  如权利要求11所述的探针卡，其中，上述探针以针形状镀层形成在上述平坦部的表面上。

13.  一种探针卡的制造方法，所述探针卡包括：具有传送外加给作为试验对象的晶片的测试信号的布线图形的基板以及配设在该基板上、与上述布线图形连接并与上述晶片的电极接触的探针，在该探针卡的上述基板的表面上，形成使搭载有上述探针的表面被平坦化的平坦部，其特征在于，具有：
在形成规定布线图形的基板上形成掩模的工序；
在上述掩模的规定位置形成开口部的工序；
对上述开口部进行镀膜的工序；
研磨上述掩模的表面使其平坦化的工序。

14.  如权利要求13所述的探针卡的制造方法，其中，在研磨上述掩模的表面使其平坦化工序之后，还具有剥离上述掩模的工序。

15.  一种探针卡的制造方法，所述探针卡包括：具有传送外加给作为试验对象的晶片的测试信号的布线图形的基板以及配设在该基板上、与上述布线图形连接并与上述晶片的电极接触的探针，在该探针卡的上述基板的表面上，形成使搭载有上述探针的表面被平坦化的平坦部，其特征在于，具有：
在形成规定布线图形的基板上形成组合部的工序；
研磨上述组合部的表面使其平坦化的工序。

探针卡及探针卡的制造方法
技术领域
本发明涉及一种进行未封装的晶片的电特性试验的晶片试验装置(晶片探针)所具有的探针卡。
特别涉及探针卡及探针卡的制造方法，采用硅、镍等，微细形成与晶片的电极接触的探针，同时通过在搭载、固定该探针的基板上，形成高精度平坦化处理的平坦部，不需要复杂的结构等，就能够消除针高度的偏差，高密度且高精度配设微小探针。
背景技术
一般，对于多个形成在晶片(半导体基板)上的半导体器件芯片，在被裁断成各个芯片、封装之前的晶片状态下，也就是在半成品状态下，进行各器件的电特性等的试验。如此的半成品状态的晶片的试验，采用具有探针卡的称为晶片探针的晶片试验装置进行，该探针卡具有与晶片的电极接触外加测试信号的探针。
图13是示意表示具有以往的探针卡的晶片试验装置的主视图。如该图所示，以往的晶片试验装置，具有搭载试验对象晶片103的晶片台104，同时以位于该晶片台104的上方的方式具有探针卡101。
探针卡101，具有由传送外加给晶片103上的各芯片的规定测试信号的印刷基板等构成的基板102和配设、固定在该基板102上的多个探针120。
晶片台104，被三维方向(图13所示的箭头方向)驱动控制，以使搭载的晶片103的规定电极与探针卡101的规定探针120接触。
在由如此的构成形成的以往的晶片试验装置中，通过驱动控制晶片台104，使探针卡101的探针120与晶片103上的规定芯片电极接触。然后，借助探针卡101的基板102，从试验装置向晶片103的电极外加测试信号，就晶片103上的各器件芯片，进行规定的电特性试验。
此处，在以往的晶片试验装置中，如图13所示，探针卡101所具有的探针120，例如采用所谓的悬臂式(cantilevered：悬臂型)的探针结构，其由钨等金属制针构成，该金属制针弯曲形成L字状，多根配设在形成平面圆盘状的基板102上，用树脂130固定。
关于悬臂式的探针，以顶端侧的针高(图13所示箭头h)达到大约10mm左右，弯曲形成总长大约30～50mm的金属制针，即使在与晶片103的电极接触的针高存在偏差，也能够在针的弹性范围内例如几μm内，吸收偏差。此外，如此的悬臂式的探针，都能够在基板上手工配设多根(例如几百根)探针，用粘合剂等固定。
但是，在具有如此的悬臂式的探针的以往的探针卡中，出现不能与近年来高密度化、微细化的晶片试验对应的问题。近年来，半导体器件的微小化、高密度化的进展显著，各芯片上的电极、尺寸、间隔都达到极微细化(例如，电极的一边大约为60μm～100μm，间距大约为100μm～200μm)。
在以往的探针卡中，除悬臂式的探针自身地直径大约在250μm左右外，由于探针的安装都用手工进行，不可能以微细的间隔在基板上安装多根探针。因此，采用悬臂式的探针卡，不能试验近年来高密度化、微细化的晶片。
而且，采用悬臂式的探针卡，由于针的总长具有30～50mm左右的长度，还存在恶化高频特性的问题。
因此，为解决如此的以往的探针卡的问题，提出了代替悬臂式的探针卡，在形成规定图形布线的具有可挠性的薄膜上，形成多个电极突起的，即所谓的薄膜型的探针卡(例如，参照下列专利文献1～4。)。
如果采用如此的薄膜型的探针卡，由于能够微细加工形成在薄膜上的电极突起，因此也能够与微细化、高密度化的晶片的试验对应。
专利文献1：特开平1-128381号公报(第4页、第12图)
专利文献2：特开平5-215775号公报(第3～4页、第2图)
专利文献3：特开平7-007056号公报(第4～5页、第1图)
专利文献4：特开平8-083824号公报(第5～6页、第3图)
但是，如此的薄膜型的探针卡，要求具有电极突起的薄膜、保持其的保持结构以及向晶片侧对薄膜施加压力的加压手段等复杂且多种构成要素。
因此，探针卡和晶片试验装置，与以往的悬臂型相比，复杂化、大型化，也增加制造成本。
本发明者，想到通过刻蚀加工硅，或采用镍镀膜等，能够形成长度大约1mm～2mm左右的微细针，不利用上述的薄膜结构，高密度、高精度形成微细的探针。可是，其后想到，即使能够微细、高精度地形成微细的探针，因只在基板上组装微细的探针，基板的凹凸会使探针的针高不均匀。
一般，基板的表面，例如在是印刷基板的情况下，通常在大约0.1mm～0.3mm左右的范围内，连续出现平缓的凹凸。因此，如果在如此的基板的表面上组装长度大约1mm～2mm左右的微细的探针，因基板的凹凸，针高出现偏差。而且，采用微小针头的探针，不可能像以往的悬臂型的针那样，在弹性范围内吸收偏差。
发明内容
为此，本发明者，经过深入研究，结果制作出本发明的探针卡，能够解决如此基板的凹凸问题，能够高密度组装微细的探针。
即，本发明是为解决上述以往技术存在的问题而提出的，目的是提供一种探针卡及探针卡的制造方法，采用硅、镍等，微细形成与晶片的电极接触的探针，同时通过在搭载、固定该探针的基板上，形成高精度平坦化处理的平坦部，不需要复杂的结构等，就能够针高度无偏差地高密度且高精度配设微小探针。
本发明之一的探针卡，是设置在晶片试验装置上的探针卡，包括：基板，具有传送外加给作为试验对象的晶片的测试信号的布线图形；探针，配设该基板上，与上述表面布线图形连接，与上述晶片电极接触；平坦部，形成在基板的表面，表面被平坦化；形成探针搭载在平坦部上的构成。
如果采用如此构成的本发明的探针卡，通过例如用镍、硅等形成与晶片电极接触的探针，能够高精度形成针长大约1mm～2mm左右的微细针，并且，能够以微小的间隔高密度形成多根针。此外，通过在搭载该探针的基板上，形成平坦化处理的平坦部，能够将探针的搭载面设定成平面度大约10μm以下的平坦面。
由此，即使在基板的表面存在凹凸、高低差等，也无针高度的偏差，能够在基板上配设、固定微小的探针。
因此，如果采用本发明，能够利用简易的结构，实现具有微细、高精度形成的探针的探针卡，确实能够进行近年来高密度化的晶片的试验。此外，通过具有本发明的探针卡，不需要以往的薄膜结构那样的复杂的结构等，能够防止装置整体大型化，提供低成本的晶片试验装置。
具体是，本发明之二的探针卡，能够形成通过研磨表面，使平坦部平坦化的构成。如此，如果采用本发明，通过研磨处理印刷基板等基板的表面的平坦部，能够高精度平坦化。由此，通过在基板的表面上叠加镀层等，并对其进行研磨，能够容易且高精度形成本发明的平坦部，也不需要高价的材料或复杂的装置等，就能够廉价地实现本发明的探针卡。此处，研磨处理，可利用例如晶片或DVD盘的制造等所用的抛光研磨进行。
此外，本发明之三的探针卡，能够形成基板具有形成在表面上的组合部，平坦部形成在基板的组合部的表面上的构成。如此，如果采用本发明，对于具有组合部的基板，也能够形成本发明的平坦部。一般，例如在间隔宽100μm左右高密度化印刷基板的布线图形的时候，在基板的表面叠层组合基板(组合部)。此外，在本发明中，即使对于具有如此的组合部的基板，也能够形成平坦部，能够使探针卡更加高密度化、高精度化。因此，如此在是具有组合部的基板的情况下，形成本发明的平坦部的布线图形是指组合部的布线图形。另外，本发明当然也能够适用于不具有组合部的基板。
另外，本发明之四的探针卡，平坦部能够在上述布线图形上，沿该布线图形形成。如此，在本发明中，能够在连接探针的布线图形上，沿该布线图形，形成本发明的平坦部。由此，例如，如果由导电性构件构成平坦部，能够高精度平坦化布线图形本体，不用何等变更基板或探针的构成，就能够实现本发明的探针卡。另外，通过如此平坦化布线图形，能够提供一种通用性优良的探针卡，在探针的组装结构方面，也与采用不具有平坦部的通常的探针卡时同样，能够直接将本发明的探针卡用于现有的试验装置或组装工序等。
另外，本发明之五的探针卡，能够通过形成在基板上的镀层构成平坦部。如此，在本发明中，能够通过例如镍镀层等形成平坦部。此外，通过研磨加工镀层的表面，能够容易使其平坦化。由此，能够容易且高精度形成本发明的平坦部。特别是，通过利用具有导电性的镀层构成平坦部，沿基板的布线图形形成平坦部，能够高精度平坦化布线图形本体，不用何等变更基板或探针的构成，就能够实现微细、高精度的探针的组装结构。
另外，本发明之六的探针卡，能够通过形成在基板上的掩模层构成平坦部。如此，在本发明中，能够通过例如金属掩模或网状掩模层等构成的掩模层形成平坦部。此外，通过研磨加工掩模层的表面，能够容易使其平坦化。由此，能够容易且高精度形成本发明的平坦部。特别是，通过利用掩模层构成平坦部，能够将平坦部形成在基板的表面扩展的平面状，能够谋求探针组装的简易化。
另外，本发明之七的探针卡，能够通过形成在基板上的组合层构成平坦部。如此，在本发明中，在基板的表面上具有组合层(组合部)的情况下，通过研磨处理组合层，能够直接在组合层上形成本发明的平坦部。如此，通过直接研磨组合层，形成平坦部，与用掩模构成平坦部时同样，能够将本发明的平坦部形成在基板的表面扩展的平面状。此外，通过如此在组合层上直接形成平坦部，能够更容易且更高效地形成本发明的平坦部。可以使探针整体的薄型化和轻量化。
另外，本发明之八的探针卡，能够形成在与基板不同的别的物体上形成探针，组装在平坦部上的构成。特别是，本发明之九的探针卡，能够将探针形成具有基部和从该基部梳形状突出的多个针部的构成。本发明之十的探针卡，探针能够形成由形成针形状的硅和形成在该硅的表面的导体图形组成的构成。如此，如果采用本发明，通过刻蚀加工硅，能够高精度且微细地形成与基板不同的物体上的探针。由此，能够容易且微细地形成适合具有平坦部的本发明的探针卡的微细探针。此外，通过将微细的针形成具有多根的梳形状(指状)，用一次作业，能够在基板上组装多根探针，极容易进行探针的组装作业，能够容易且高效地制造形成本发明的探针卡。另外，形成在与基板不同的物体的硅制等探针，当然也能够形成一根一根的单体，此时，当然也能够用于具有本发明的平坦部的探针卡。
另外，本发明之十一的探针卡，能够在平坦部的表面上直接形成探针。另外，本发明之十二的探针卡，探针能够以针形状镀层形成在平坦部的表面上。如此，如果采用本发明，通过例如镍镀层加工等，能够在平坦部上直接形成高精度且微细的探针。基于镀层加工的探针通过在平坦部上多次反复进行掩模和镀层可以容易以高精度形成微细的镀层针。由此，能够容易且微细地形成适合具有平坦部的本发明的探针卡的微细探针。此外，如此，通过利用镀层加工，在平坦部上直接形成探针，能够不需要基板上的组装作业或布线图形等的连接作业，能够容易且高效地制造本发明的探针卡。
另外，本发明之十三的探针卡的制造方法，是在包括具有传送外加给作为试验对象的晶片的测试信号的布线图形的基板以及配设该基板上、与上述布线图形连接并与晶片电极接触的探针的探针卡的基板的表面上，形成使搭载探针的表面平坦化的平坦部的探针卡制造方法，具有：在形成规定布线图形的基板上形成掩模的工序；在掩模的规定位置形成开口部的工序；镀膜开口部的工序；研磨掩模的表面使其平坦化的工序。此外，本发明之十四的方法，在研磨掩模的表面进行平坦化工序之后，还具有剥离上述掩模的工序。如此，如果采用本发明，通过掩模处理、图形化处理、镀层处理等，能够在基板的布线图形上等所要求的位置，容易且高精度地形成本发明的平坦部。然后，通过采用抛光研磨等，使平坦部的表面高精度平坦化，能够易于制造本发明的探针卡。另外，在通过修正基板表面的凹凸、高低差等，只要能够形成平面度高的平坦部，也可以采用其他方法、工序。
此外，本发明之十五的探针卡的制造方法，是在包括具有传送外加给作为试验对象的晶片的测试信号的布线图形的基板以及配设该基板上、与上述布线图形连接并与晶片电极接触的探针的探针卡的基板的表面上，使搭载探针的表面平坦化而具有平坦部的探针卡制造方法，具有：在形成规定布线图形的基板上形成组合部的工序；研磨组合部的表面使其平坦化的工序。如此，如果采用本发明，通过在基板表面形成组合部(组合层)，同时研磨处理该组合部，能够在组合层上直接形成表面高精度平面化的平坦部。如此，通过在组合部直接形成平坦部，能够更容易且更高效地制造具有平坦部的探针卡。
附图说明
图1是示意表示具有本发明的实施方式1的探针卡的晶片试验装置的主视图。
图2模式表示使本发明的实施方式1的探针卡的上下反转的状态，(a)是要部放大主视图，(b)是相同的立体图。
图3是示意表示成为本发明的实施方式1的探针卡的基底的基板及组合基板的剖面图。
图4模式表示形成本发明的实施方式1的探针卡的平坦部的组合基板，(a)是示意俯视图，(b)是形成平坦部前的(a)的A-A线剖面图，(c)是形成平坦部后的(a)的A-A线剖面图。
图5是模式表示使本发明的实施方式1的变形例的探针卡的上下反转的状态，(a)是要部放大主视图，(b)是相同的立体图。
图6是表示本发明的实施方式1的探针卡的平坦部的一制造工序的说明图。
图7是表示本发明的实施方式1的探针卡的平坦部的一制造工序的说明图。
图8是表示本发明的实施方式1的探针卡的平坦部的一制造工序的变更例的说明图。
图9是表示本发明的实施方式1的探针卡的平坦部的一制造工序的变更例的说明图。
图10是表示本发明的实施方式1的探针卡的平坦部的一制造工序的其他变更例的说明图。
图11模式表示使本发明的实施方式2的探针卡的上下反转的状态，(a)是要部放大主视图，(b)是相同的立体图。
图12示意表示形成在本发明的实施方式2的探针卡上的探针，(a)是俯视图，(b)是主视图，(c)是左侧面图。
图13是示意表示具有以往的探针卡的晶片试验装置的主视图。
具体实施方式
下面，参照附图，说明本发明的探针卡的优选实施方式。
实施方式1
首先，参照图1～图9，说明本发明的探针卡的实施方式1。
晶片试验装置
图1是示意表示具有本发明的实施方式1的探针卡的晶片试验装置的主视图。
晶片试验装置，是在将多个形成在晶片(半导体基板)上的半导体器件芯片，裁断成各个芯片、封装之前的晶片状态，也就是在半成品状态下，试验各器件的电特性等的装置，也称为晶片探针。具体如图1所示，晶片试验装置，具有搭载试验对象晶片3的晶片台4，同时以位于该晶片台4的上方的方式，具有本实施方式的探针卡1。
探针卡1，在由传送外加给晶片3上的芯片的规定测试信号的印刷基板等构成的基板2上，具有多根探针20。探针卡1的详细情况如后述。
晶片台4是试验对象晶片3的搭载台，被三维方向(图1所示的箭头方向)驱动控制，以使搭载的晶片3的规定电极与探针卡1的规定探针20接触。另外，在晶片试验装置中，通过驱动控制晶片台4，使探针卡1的探针20与晶片3的规定芯片电极接触，借助探针卡1的基板2，从试验装置向晶片3的电极外加测试信号。由此，对形成在晶片3上的各器件芯片，进行规定的电特性试验。
探针卡
图2模式表示本实施方式的探针卡，上下反转状态的(a)是要部放大主视图，(b)是相同的立体图。如该图所示，探针卡1具有成为基底的基板2和组合基板10及探针20。
基板2由印刷基板等构成，形成为构成探针卡1的本体的圆盘状，在表面上，形成传送外加给晶片3的测试信号的布线图形(参照图3所示的布线图形2a)。在该布线图形，能够从未图示的试验装置的信号发生器等外加测试信号。此外，在本实施方式中，在基板2的表面形成组合基板(组合部)10。另外，本实施方式的基板2，形成中央部凸状突出的带台阶形状(参照图1)，这是为与安装探针卡1的未图示的试验装置侧的结构对应，该带台阶形状不是特别必需的。因此，当然也可以形成通常的平板状。
图3是示意表示本实施方式的探针卡1的基板2及组合基板10的剖面图。如该图所示，组合基板10，在成为基底的基板2的表面上，形成交替任意层数叠层绝缘层和导体层的多层基板(图3中为2层)。
一般，组合基板，例如在以间隔宽100μm左右对印刷基板的布线图形进行高密度化的情况下，为在基板表面叠层形成的多层基板。在本实施方式中，通过在探针卡1的基板2上具有组合基板10，可以谋求探针卡1的高密度化。
另外，在该组合基板10的表面的布线图形(参照图3所示的表面布线图形11)上，形成表面平坦化的平坦部12。
图4表示形成平坦部12的组合基板10的俯视图(图4(a))及剖面图(图4(b)、(c))。如该图(b)所示，组合基板10(及基板2)的表面，形成平缓的凹凸连续的形状，通常存在大约0.1mm～0.3mm范围的高低差。因此，在直接在如此的组合基板10的表面上组装微细的探针20的时候，因组合基板10的凹凸，产生针高度偏差。而且，用微小的探针20，也难于在弹性范围内吸收偏差。因此，在本实施方式中，如图4(c)所示，在组合基板10的表面，形成高精度平坦化处理的平坦部12。
具体是，本实施方式的平坦部12，由镀层形成在组合基板10的表面上的镍镀层构成。另外，通过研磨该镍镀层的表面，能够形成平坦化的平坦部12。如此，通过利用镍镀层等形成平坦部12，研磨加工镀层表面等，能够形成平面度大约10μm以下的高精度平坦化的平坦部12(参照后述的图6及图7)。
另外，平坦部12，除镀层外，也能够由形成在基板表面上的掩模层构成(参照图8及图9)。此外，平坦部12，除由镀层或掩模层形成外，也可以通过直接研磨处理基板2上的组合基板10来形成(参照图10)。
此处，作为使平坦部12平坦化的研磨方法，例如，能够采用抛光研磨。抛光研磨是精密加工的一种，是用于需要研削以上的精密度时的研磨方法，例如用于晶片或DVD盘、透镜、棱镜等光学玻璃制品等的精密加工。
具体是，抛光研磨，通过在称为抛光的工具和被研磨对象的之间，加入加工液(抛光液)及由砂粒构成的抛光剂，进行滑动，利用两者间的摩擦作用，形成良好的光滑面。
作为用于抛光研磨的抛光剂，一般采用砂粒与氧化铝粉末、碳化硅粉末、金刚石粉末等，抛光液与轻油、润滑油、机油等混合在一起使用。此外，抛光研磨，采用专用的抛光盘进行，同时也可以手工进行。
通过采用这种抛光研磨，可以以高精度的平面度对本实施方式的由镀层构成的平坦部12进行平坦化。
此外，平坦部12，在本实施方式中，在组合基板10的表面布线图形11上，沿该表面布线图形11形成(参照图2(b))。如此，通过沿该表面布线图形11叠层形成平坦部12，能够得到与利用由镍等导电性构件构成的平坦部12，平坦化布线图形本体时同样的结果，能够在不变化组合基板10或基板2、探针20的构成的情况下，实现本实施方式的探针卡1。因此，在探针20的组装结构方面，也能够与不具有平坦部12的通常的探针卡1时同样，能够在现有的试验装置或组装工序等上，直接使用本实施方式的探针卡1。另外，平坦部12，不限定于沿图2(b)所示的布线图形11形成的情况，例如，如后述，在利用掩模构成平坦部12时或在组合基板10上直接形成平坦部12时，都能够遍及组合基板10(或基板2)的整个表面地，平面状形成平坦部12(参照图8～图10)。
另外，在该平坦部12上搭载探针20。
探针20，是经过组合基板10，与基板2布线图形连接，与试验对象晶片3的电极接触的探针。本实施方式的探针20，如图2所示，形成与基板2(及组合基板10)不同的物体上，组装在平坦部12上，用粘合剂23等固定。具体是，探针20，形成具有基部21和从基部21突出的多个针部22的梳形状。
基部21，连结多个针部22，同时基部底面形成从组合基板10的表面，按规定角度扬起探针20的形状。此外，该基部底面侧，形成充填粘结用的粘合剂23的空间。
针部22，多根突出地从基部21形成梳形状(指状)，具体是，几百根地形成总长大约1mm～2mm左右的针部22。另外，通过该针部22从组合基板10的表面突出，能得到针高(图1所示的箭头h)1mm以下的探针20。
如此，通过将探针20形成多根具有微细的针部22的梳形状，用一次作业，能够在基板2(组合基板10)上组装多根探针(针部22)。另外，针部22的数目或针长，当然能够与试验对象晶片3的电极数或间距、搭载的基板2或组合基板10的布线图形等对应地，适宜变更。
在本实施方式中，通过刻蚀加工硅，形成探针20。具体是，与按半导体的制造方法使用时同样，通过刻蚀，将硅晶片的两面形成规定的形状(在本实施方式中形成梳形状的针形状)。
此外，在梳形状的硅本体的表面，作为绝缘层形成硅氧化膜。由此，绝缘各针部22。此外，在由硅氧化膜绝缘的各针部22的表面，分别形成由导电性金属等构成的导体图形22a。如此，通过刻蚀加工硅，能够在与基板不同的物体上高精度且微细地形成梳形状的探针20，能够容易且高精度地形成适合搭载在上述高精度平坦化的平坦部12上的微细探针。
另外，该探针20搭载在平坦化处理后的平坦部12上，通过粘合剂23粘接在组合基板10的表面，连接在该组合基板10的表面布线图形11上。探针20和组合基板10的表面布线图形11，如图2所示，通过接合线24连接。接合线24是通过软钎焊等固定在各针部22的表面的导体图形22a及组合基板10的表面布线图形11上的线，能够电连接各针部22的表面的导体图形22a及组合基板10的表面布线图形11。由此，探针20的各针部22，经过组合基板10，与基板2的布线图形2a连接，能够从试验装置对晶片3的电极外加测试信号。
另外，探针部20和组合基板10的表面布线图形11的连接，除采用图2所示的接合线24外，也可以采用软钎焊等其他手段。图5表示探针20和表面布线图形11的连接状态的变形例。如该图所示，探针部20和组合基板10的表面布线图形11，也可以采用软焊料连接(图5的软焊料部25)。此种情况下，也能够电连接探针部20和表面布线图形11。此外，在利用该软焊料25连接时，由于能够省略接合线24，因此能够更容易且高效地进行连接作业。如此，探针部20和表面布线图形11的连接，在无障碍地传送外加给晶片3的测试信号的范围内，采用哪种方式都可以。
探针卡的制造方法
下面，参照图6及图7，说明在由以上构成组成的本实施方式的组合基板10的表面形成平坦部12的探针卡的制造方法。图6(a)～(d)及图7(a)～(c)是表示本实施方式的探针卡的平坦部的一制造工序的说明图。
首先，准备形成规定的布线图形11的组合基板10(参照图6(a))，在该组合基板10的表面形成掩模14(参照图6(b))。此处，掩模14，可以采用例如铜、不锈钢、镍等金属箔的金属掩模，及采用将树脂纤维或金属丝织成网格状的网格掩模等。
下面，对掩模14进行图形化，形成开口部14a(参照图6(c))。在本实施方式中，在与组合基板10的表面布线图形11对应的位置，沿该表面布线图形11形成开口部14a。此处，开口部14a，通过刻蚀掩模14，能够图案形成所要求的位置、形状等。
然后，对该开口部14a进行镀镍(参照图6(d))。
由此，能够形成未平坦化的平坦部12。
然后，研磨镀镍的掩模14的表面，进行平坦化(参照图7(a))。此处，作为研磨方法，如上述所述，优选采用抛光研磨。研磨结束后，剥离掩模14(参照图7(b))。由此，在组合基板10的表面布线图形11上，形成平坦化处理的平坦部12。
然后，能够在该平坦部12上搭载探针20(参照图7(c))。搭载在平坦部12上的探针20，利用粘合剂23粘接，此外，通过接合线24与组合基板10的表面布线图形11连接。
由此，结束从组合基板10的表面，以1mm以下的针高度(图1所示的箭头h)，突出探针20的本实施方式的探针卡1的制造。如此，如果采用本实施方式的探针卡的制造方法，通过掩模处理、图案处理、镀层处理等，能够在组合基板10的表面布线图形11上等所要求的位置，容易且高精度地形成本发明的平坦部。然后，通过采用抛光研磨等，能够使平坦部的表面高精度平面化。
在以上的制造方法中，掩模14只用于形成镀层布线图形，在进行了利用研磨的平坦化处理后被剥离(参照图7(b))，但也可以省略掩模14的剥离工序，在组合基板10(或基板2)的表面残留掩模14，作为平坦部12，用作探针20的基座。图8(a)～(e)及图9，是表示将如此的掩模14用作平坦部12时的制造工序的说明图。
如这些图所示，在将掩模14用作平坦部12的时候，与图6、图7所示时同样，首先，准备形成规定的布线图形11的组合基板10(参照图8(a))，在该组合基板10的表面形成掩模14(参照图8(b))。
掩模14，如上所述，可以采用例如铜、不锈钢、镍等金属箔的金属掩模，及采用将树脂纤维或金属丝织成网格状的网格掩模等。
下面，对掩模14进行图形化，形成开口部14a(参照图8(c))。在图8所示的情况下，不同于上述图6的情况，开口部14a不需要沿组合基板10的表面布线图形11形成，至少可以以能与表面布线图形11的一部分导通的方式形成。通过对该开口部14a进行镀镍，形成从表面布线图形11到掩模14的表面电导通的导通层11a(参照图8(d))。
研磨如此形成有导通层11a的掩模14的表面，进行平坦化(参照图8(e))。另外，作为研磨方法，与上述图7时同样，优选采用抛光研磨。
由此，在组合基板10的表面上，形成平坦化处理掩模14(及导通层11a)的平坦部12。此外，如此，能够在由掩模14构成的平坦部12上搭载探针20(参照图9)。搭载在平坦部12上的探针20，利用粘合剂23粘接，此外，通过接合线24与组合基板10的表面布线图形11导通的导通层11a连接。
由此，结束将掩模14用作平坦部12的本实施方式的探针卡1的制造。如此，如果通过掩模14构成平坦部12，如图9所示，能够遍及组合基板10(或基板2)的整个表面地，平面状形成平坦部12。
如此，在不剥离掩模14，经过平坦化处理构成平坦部12的时候，也能够容易形成高精度平面化的平坦部12，与采用图6、图7所示的制造方法时同样，能够容易得到高精度的探针卡。另外，由掩模14构成的平坦部12，不仅形成在组合基板10的表面，而且也能够直接形成在不具有组合基板10的基板2的表面上，此时，效果与由上述镀层构成平坦部12时同样。
此外，平坦部12，除由上述镀层或掩模层形成外，也可以通过直接研磨基板2的组合基板10来形成。
图10(a)～(e)是表示在组合基板10上直接形成平坦部12时的制造工序的说明图。如该图所示，当在组合基板10上直接形成平坦部12的时候，首先，在具有规定的布线图形2a的基板2的表面上(参照图10(a))，如图3所示，形成交替叠层绝缘层和导体层的组合基板10(参照图10(b)～(c))。
在组合基板10的绝缘层上，通过通孔10a，形成布线图形11，与基板2的布线图形2a连接。然后，研磨如此叠层形成在基板2的表面上的(图10中为一层)组合基板10的表面，使其平坦化(参照图10(e))。研磨方法，与研磨上述镀层、掩模层时同样，优选采用抛光研磨。
由此，作为高精度平坦化的平坦部12，形成组合基板10的表面。因此，通过在平坦部12上搭载探针20，借助布线图形11和接合线等进行电连接，能够将探针20直接组装在由组合基板10构成的平坦部12上。
如此，平坦部12，也能够直接形成在组合基板10上，如果如此，与上述通过掩模层构成平坦部12时同样，能够在基板2(组合基板10)的表面上，以平面扩展的方式形成平坦部12。此外，通过如此直接在组合基板10上形成平坦部12，能够更容易且高效地进行平坦部12的制造，此外，也能够谋求探针卡整体的薄型化或轻量化。
综上所述，如果采用本实施方式的探针卡及探针卡的制造方法，例如通过利用硅形成与试验对象晶片3的电极接触的探针20，能够高精度地形成针长大约1mm～2mm左右的微细针，并且，能够以微小的间隔多根地形成多根针。另外，通过在搭载该探针20的基板2的组合基板10上，形成利用抛光研磨平坦化处理的平坦部12，能够将探针20的搭载面形成平面度大约10μm以下的高精度的平坦面。
由此，即使在基板2的表面存在凹凸，也能够消除针高度的偏差，能够在基板2上配设、固定针高度1mm以下的微小的探针20。因此，如果采用本实施方式，不需要像以往的薄膜结构那样的复杂结构等，就能够实现具有微细、高精度形成的探针20的探针卡1，能够提供一种装置整体不需要大型化、复杂化的低成本晶片试验装置。
实施方式2
下面，参照图11及图12，说明本发明的探针卡的实施方式2。
图11模式表示使本发明的实施方式2的探针卡的上下反转的状态，(a)是要部放大主视图，(b)是相同的立体图。
图12示意表示形成在本发明的实施方式2的探针卡上的探针，(a)是俯视图，(b)是主视图，(c)是左侧面图。
如上述图所示，本实施方式的探针卡，是上述实施方式1的变形实施方式，作为搭载在平坦部上的探针，代替实施方式1中的形成梳形状的硅制的探针，采用镀镍制的探针。因此，其他的构成部分，与实施方式1相同，对于相同的构成部分，在图中附加与实施方式1相同的符号，并省略详细的说明。
如图11所示，本实施方式的探针卡1，为探针20直接形成在平坦部12的表面上的构成。
在本实施方式中，通过镀镍加工，在平坦部12的表面上，针形状形成探针20。具体是，通过在平坦部12上多次重复形成掩模及镀层，能够形成图11所示的探针20。
首先，在平坦部12上，按每个表面布线图形11，形成基部21，然后，在各基部21上，形成与基板2(组合基板10)的表面平行突出的针部22。此外，在针部22的顶端，形成成为接触部的突起22b。由此，在平坦部12上，能够直接形成相互独立的探针20。
如此，通过镀镍加工形成的探针20，例如，如图12所示，是针部22的总长大约2mm～3mm、总宽大约100μm(参照图12(a))、基部21的高度大约150μm(参照图12(b))、此外针部顶端的突起22b的高度大约50μm的微细探针20，能够按大约100μm的间距等形成、搭载在平坦部12上。由此，与实施方式1同样，能够容易且高精度地形成适合具有平坦部12的探针卡1的微细探针20。此外，在通过如此镀层加工，在平坦部12上直接形成探针20的本实施方式中，不需要探针20的组装作业和与布线图形的连接作业，能够更容易且更高效地制造探针卡1。
另外，以上说明的本发明的探针卡，并不只限定于上述的实施方式，在本发明的范围内，当然可以实施种种变更。例如，在上述实施方式中，作为探针的材料，以使用硅(Si)、镍(Ni)时为例进行了说明，但只要能形成微细的探针，也可以使用其它材料。特别是，为使探针具有弹簧功能，优选具有高弹性的材料。例如，除上述的硅或镍外，还能够采用铍铜(Be-Cu)或钨(W)等。
此外，在上述实施方式中，以与布线图形相同的形状，在基板(组合基板)的布线图形上形成平坦部时为例进行了说明，但并不特别限定平坦部的形成地方或形状。因此，例如也能够与搭载的探针的尺寸或形状等对应地，在基板的布线图形上以外的地方，以任意的形状形成平坦部。
综上所述，如果采用本发明的探针卡及探针卡的制造方法，能够采用镍、硅等，微细地形成与晶片的电极接触的探针，同时能够在搭载、固定该探针的基板上，形成高精度平坦化处理的平坦部。
由此，不需要复杂的结构等，就能够实现针高度无偏差地高密度且高精度配设微小探针的探针卡。