可变增益积分器.pdf

本发明提供一种可变增益积分器，其可变乘法器(11)，使输入数据乘以可变增益。可变乘法器(11)的输出数据，由加法器(12)以及积分值保持器(15)作累积加运算。这里，加运算后的输出数据，通过限幅电路(13)，对积分值保持器(15)中可保存的数据范围进行限幅。积分数据，在固定乘法器(14)乘以固定增益并输出。这样，可以简化限幅操作，并且，能够避免输出数据的范围随增益而变窄。

1、  一种可变增益积分器，对按时序列顺序输入的数字的输入数据累积加运算，其特征在于，包含：
可变乘法装置，将输入数据乘以可变增益；
加法装置，将该可变乘法装置的输出数据与前次的积分数据作加运算；
数据限制装置，将该加法装置的输出数据限制在给定范围，得到积分数据；
积分值保持装置，保持由该数据限制装置得到的积分数据，将保持的积分数据作为所述前次的积分数据提供给所述加法装置；和
固定乘法装置，将所述数据限制装置得到的积分数据乘以固定增益。

2、  根据权利要求1所述的可变增益积分器，其特征在于，
所述可变乘法装置的可变增益为大于等于1，所述固定乘法装置的固定增益为不足1。

3、  根据权利要求1或2所述的可变增益积分器，其特征在于，
输出由所述固定乘法器得到的数据的总线的位宽为j，所述固定增益为2^-k，其中k为正整数，由所述积分值保持装置可保持的数据的位宽为(j+k)。

4、  一种DC偏移消除器，从按时序列顺序输入的数字对象数据中除去直流成分，其特征在于，包含：
减法装置，从所述对象数据中减去偏移数据；和
可变增益积分器，将该减法装置的输出数据累积加运算，将得到的数据作为所述偏移数据提供给所述减法装置；
所述可变增益积分器具有：
可变乘法装置，将所述减法装置的输出数据乘以可变增益；
加法装置，将该可变乘法装置的输出数据与前次积分数据作加运算；
数据限制装置，将该加法装置的输出数据限制在给定范围，得到积分数据；
积分值保持装置，保持由该数据限制装置得到的积分数据，将保持的积分数据作为所述前次积分数据提供给所述加法装置；和
固定乘法装置，将所述数据限制装置得到的积分数据乘以固定增益，得到所述偏移数据。

5、  一种可变增益积分方法，对按时序列顺序输入的数字的输入数据作累积加运算，其特征在于，包含：
可变乘法步骤，将输入数据乘以可变增益；
加法步骤，将在该可变乘法步骤得到的数据与保持的前次积分数据作加运算；
数据限制步骤，将在该加法步骤得到的数据限制在给定范围内，得到积分数据；
固定乘法步骤，将在该数据限制步骤得到的积分数据乘以固定增益；
积分值保持步骤，保持在所述数据限制步骤得到的积分数据。

6、  一种可变增益积分程序，在计算机中将按时序列顺序输入的数字输入数据作累积加运算，其特征在于，让计算机执行以下步骤：
可变乘法步骤，将输入数据乘以可变增益；
加法步骤，将在该可变乘法步骤得到的数据与保持的前次积分数据作加运算；
数据限制步骤，将在该加法步骤得到的数据限制在给定范围内，得到积分数据；
固定乘法步骤，将在该数据限制步骤得到的积分数据乘以固定增益；和
积分值保持步骤，保持在所述数据限制步骤得到的积分数据。

可变增益积分器
技术领域
本发明涉及一种将输入数据累积加算的可变增益积分器，特别涉及能够与可变增益进行乘运算的可变增益积分器。
背景技术
周知有由数字电路构成的积分器。图13表示数字积分器的构成例。在图13中，输入数据和触发器72(以下称作FF)中保存的数据通过加法器71作加运算，在下一时钟内将加运算后的数据保存在FF72中。通过重复该动作，使输入数据累积加运算，就能得到积分数据。一般地，数字电路中，总线的位宽和FF72的位数是固定的。这里，在图13中，通过限幅电路73进行限幅动作，限制加运算后的数据的范围。
有时需要将累积加运算得到的积分数据乘以增益后输出。图14所示为想定的对积分数据乘以增益后输出的积分器的构成。在图14中，根据乘法器74，对从A点的限幅电路73输出的积分数据乘以增益G。然后，乘法器74的输出数据，通过B点的限幅电路75限制输出总线的位宽j。
但是，在图14的积分器中，在乘法器74的增益为可变的情况下，有以下问题。对该问题，就输出总线为4位宽，将乘法器的增益按1/16、1/8、1/4可变的情况作为一例进行具体说明。
假定FF72的位数设定为8位的情况下，积分数据(限幅电路73的输出数据)的最大值，成为255(二进制的“11111111”)。增益为1/16时，乘法器74的输出数据的最大值为15(“1111”)，就不需要乘法运算后的限幅动作。增益为1/8时，乘法器74的输出数据的最大值为31(“11111”)，高位第1位为“1”时需要进行限幅动作。增益为1/4时，乘法器74的输出数据的最大值为63(“111111”)，在高位第1位或者高位第2位为“1”时需要进行限幅动作。因此，除加运算后的限幅电路73之外，还必须设置乘运算后的限幅电路75。并且，乘运算后的限幅电路75中，需要根据增益进行不同的限幅动作。其结果，积分器全体的电路构成就变的很复杂了。
另一方面，在FF72的位数设定为6位的情况下，积分数据的最大值，成为63(“111111”)。然后，乘法器74的输出数据的最大值，在增益为1/16，1/8，1/4时，分别为3(“0011”)、7(“0111”)、15(“1111”)。因此，不论增益如何，都不需要乘运算后的限幅动作。但是，乘运算后的数据范围，在增益1/16时为0～3；在增益1/8时为0～7，与输出总线的数据范围0～15相比变得更窄。因此，例如，即使限幅电路73产生限幅，积分数据为最大值63(“111111”)，增益为1/16的情况下，乘法器74的输出数据，变得远比输出总线的最大值15小的3。
发明内容
本发明的目的在于提供一种能够省略或简化限幅动作，并且能够避免使输出数据的范围根据增益而变窄的可变增益积分器。
本发明，提供一种可变增益积分器，对按时序列顺序输入的数字的输入数据累积加运算，包含：可变乘法装置，将输入数据乘以可变增益；加法装置，将该可变乘法装置的输出数据与前次的积分数据作加运算；数据限制装置，将该加法装置的输出数据限制在给定范围，得到积分数据；积分值保持装置，保持由该数据限制装置得到的积分数据，将保持的积分数据作为上述前次的积分数据提供给上述加法装置；和固定乘法装置，将上述数据限制装置得到的积分数据乘以固定增益。
这里，与固定增益作乘运算的积分数据中，还含有积分值保持装置中保持的积分数据。而且，上述数据限制装置，优选在由上述积分值保持装置可保持的数据的最小值至最大值的范围内限制数据。
优选上述可变乘法装置的可变增益为大于等于1，上述固定乘法装置的固定增益为不足1。
在本发明的优选方式中，输出由上述固定乘法器得到地数据的总线的位宽为j，上述固定增益为2^-k，其中k为正整数，由上述积分值保持装置可保持的数据的位宽为(j+k)。
再有，本发明提供一种DC偏移消除器，从按时序列顺序输入的数字对象数据中除去直流成分，包含：减法装置，从上述对象数据中减去偏移数据；和可变增益积分器，将该减法装置的输出数据累积加运算，将得到的数据作为上述偏移数据提供给上述减法装置。上述可变增益积分器具有：可变乘法装置，将上述减法装置的输出数据乘以可变增益；加法装置，将该可变乘法装置的输出数据与前次积分数据作加运算；数据限制装置，将该加法装置的输出数据限制在给定范围，得到积分数据；积分值保持装置，保持由该数据限制装置得到的积分数据，将保持的积分数据作为上述前次积分数据提供给上述加法装置；和固定乘法装置，将上述数据限制装置得到的积分数据乘以固定增益，得到上述偏移数据。
本发明还提供一种可变增益积分方法，对按时序列顺序输入的数字的输入数据作累积加运算，包含：可变乘法步骤，将输入数据乘以可变增益；加法步骤，将在该可变乘法步骤得到的数据与保持的前次积分数据作加运算；数据限制步骤，将在该加法步骤得到的数据限制在给定范围内，得到积分数据；固定乘法步骤，将在该数据限制步骤得到的积分数据乘以固定增益；和积分值保持步骤，保持在上述数据限制步骤得到的积分数据。
本发明还提供一种可变增益积分程序，在计算机中将按时序列顺序输入的数字输入数据作累积加运算，让计算机执行以下步骤：可变乘法步骤，将输入数据乘以可变增益；加法步骤，将在该可变乘法步骤得到的数据与保持的前次积分数据作加运算；数据限制步骤，将在该加法步骤得到的数据限制在给定范围内，得到积分数据；固定乘法步骤，将在该数据限制步骤得到的积分数据乘以固定增益；和积分值保持步骤，保持在上述数据限制步骤得到的积分数据。
根据本发明，由于对输入数据乘以可变增益，对积分数据乘以固定增益，因此即使增益变化，但最终得到的输出数据的范围都不会变化。这样，就可以省略或者简化将积分数据乘以增益后的限幅动作，并且能够避免数据的范围随增益变窄的事态。
附图说明
图1表示可变增益积分器10的构成框图。
图2表示可变增益积分器10的动作顺序的流程图。
图3表示具有可变增益积分器10的DC偏移消除器100的构成框图。
图4表示可变增益积分器的另一构成框图。
图5表示数字信号再生电路的构成框图。
图6表示环路滤波器47以及振幅误差检测部46的内部构成框图。
图7表示环路滤波器49的内部构成框图。
图8表示适应均衡器45的内部构成框图。
图9表示LMS算法部45a的内部构成框图。
图10表示为PSK解调电路的构成框图。
图11为表示电路误差检测部54、环路滤波器55，以及信号转换部56的内部构成框图。
图12为表示环路滤波器58的内部构成框图。
图13为以往的数字积分器的构成框图。
图14表示积分数据乘以增益的积分器的构成框图。
图中：10-可变增益积分器，11-可变乘法器，12-加法器，13-限幅电路，14-固定乘法器，15-积分值保持器，20-加法器，30-延迟起，41-A/D转换部，42-增益控制部，43-插补器，44-滤波器组，45-适应均衡器，45a-LMS算法部，46-振幅误差检测部，47-环路滤波器，48-时间误差检测部，49-环路滤波器，50-NCO，51-相位旋转器，52-插补器，53-半奈奎斯特滤波器，54-电力误差检测部，55-环路滤波器，56-信号转换部，57-载波相位误差检测部，58-环路滤波器，59-时钟时间误差检测部，60-环路滤波器，100-DC偏移消除器。
具体实施方式
以下，参照附图说明本发明的实施方式。
图1表示本实施方式的可变增益积分器10的构成框图。该可变增益积分器10，适合例如，在磁再生装置的DC偏移消除器和AGC(AutomaticGain Control：自动增益控制)电路中使用。图1中，可变增益积分器10，具有可变乘法器11、加法器12、限幅电路13、固定乘法器14，以及积分值保持器15。
图2表示本实施方式的可变增益积分器10的动作步骤流程图。以下，参照图1、2，对可变增益积分器10的动作进行说明。
可变乘法器11，将作为由总线Bi提供的被积分值的数字的输入数据x(n)(n＝1，2，3，…)乘以可变的增益G1，算出数据x′(n)(＝G1·x(n)(步骤S1)。然后，得到的数据x′(n)输出到加法器12。
加法器12，将由可变乘法器11提供的数据x′(n)，与积分值保持器15中保持的前次的积分数据y(n-1)作加运算，算出数据y′(n)(＝x′(n)+y(n-1)(步骤S2)。然后，将得到的数据y′(n)输出到限幅电路13。
限幅电路13，将加法器12提供的数据y′(n)限制在预先设定的范围内，得到积分数据y(n)(步骤S3)。这样，就能够将积分数据y(n)的值限制在可处理范围内。例如，防止积分数据y(n)变得增大。本实施方式中，限幅电路13，将数据y′(n)限幅在由积分值保持器15可保存的数据的最小值S_min到最大值S_max的范围内。更具体进行说明，限幅电路13，将数据y′(n)与最小值S_min和最大值S_max作比较，在数据y′(n)比最大值S_max大的情况下，将最大值S_max作为积分数据y(n)；在数据y′(n)比最小值S_min小的情况下，将最小值S_min作为积分数据y(n)；除此外的情况下，数据y′(n)直接作为积分数据y(n)。因此，积分数据y(n)，为大于等于最小值S_min，小于等于最大值S_max的值。限幅电路13，将得到的积分数据y(n)输出到固定乘法器14以及积分值保持器15。
固定乘法器14，将限幅电路13提供的积分数据y(n)，乘以固定的增益G2，算出输出数据z(n)(＝G2·y(n))(步骤S4)。然后，得到的输出数据z(n)发送给总线Bo。该输出数据z(n)，与可变增益G1的值无关，为大于等于G2·S_min，小于等于G2·S_max的值。
另一方面，积分值保持器15，保存限幅电路13提供的积分数据y(n)(步骤S5)。然后，积分值保持器15，将保存的积分数据y(n)作为前次积分数据提供给加法器12。该积分数据y(n)，在前次的步骤S2中，与数据x′(n+1)作加运算。
根据重复这样的动作，累积加运算输入数据x(n)。
这里，对增益G1、增益G2和积分值保持器15的最小值S_min、最大值S_max等的设定进行说明。由总线Bo可传送的数据的最小值为B_min，最大值为B_max。而且，从1/p(p为正整数)到1/q(q为正整数，q＜P)的范围内使增益为可变。这时，增益G2为固定值1/p，增益G1在大于等于1且小于等于p/q的范围内为可变。然后，积分值保持器15的最小值S_min为p·B_min，最大值S_max为p·B_max。于是，积分数据y(n)的范围，为大于等于p·B_min，小于等于p·B_max；固定乘法器14的输出数据的范围，为大于等于B_min，小于等于B_max。该范围，与总线Bo可传送的数据范围是一致的。因此，这个情况下，在固定乘法器14的后段，就不需要设置限幅电路。而且，与可变增益G1无关，输出数据的范围，与总线Bo可传送的数据的范围总是一致的。
还有，一旦增益G1的可变范围中含有不足1的范围，则可变乘法器11中，就有数据丢失的情况。例如，增益G1为1/4，可变乘法器11中在位列向右仅移动2位的情况下，输入数据3(二进制“11”)，就变成0。因此，在使增益可变的范围内含有不足1的范围的情况下，优选增益G1，大于等于1；增益G2，不足1。
而且，一旦增益G2比1/p还小，则积分值保持器15的最小值S_min至最大值S_max的范围就变大，积分值保持器15所需要的保持容量会增大。因此，优选增益G2，为增益G1·G2的最小值。换言之，优选增益G1的可变范围的最小值为1。
以下，对本实施方式的可变增益积分器10的构成以及动作，用更具体的例子来表示。
首先，对构成进行说明。总线Bi为3位宽，输入数据为从0(二进制的“000”)至7(“111”)的值。可变乘法器11，为使位列仅向左移动0、1、2或者3位的移位寄存器。因此，增益G1，为1、2、4或8。加法器12，由8位的全加器组成。限幅电路13，在加法器12提供的9位数据的最高位(MSB：Most Significant Bit，即最高位)为“0”的情况下，仍旧输出该9位数据中的低8位；在MSB为“1”的情况下，输出255(“11111111”)。固定乘法器14是移位寄存器，将限幅电路提供的8位数据仅向右移动4位，得到的4位数据输出到位宽为4的总线Bo。因此，增益G2，为1/16(＝1/2⁴)。积分值保持器15是8位触发器，能够保存从0(“00000000”)至255(“11111111”)的数据。
接着，对具有上述构成的可变积分器10的动作进行说明。这里，输入数据x(n)(n＝1，2，3，…)，为一定值3(“011”)。而且，选择2作为增益G1。
首先，对积分值保持器15中保持积分数据y(4)的情况进行说明。这里，积分数据y(4)，为24(“00011000”)。
一旦总线Bi提供输入数据x(5)，可变乘法器11，将作为输入数据x(5)的3(“011”)向左移动1位，将6(“0110”)输出到加法器12。加法器12，将6(“0110”)与作为前次的积分数据y(4)的24(“00011000”)作加运算，将30(“000011110”)输出到限幅电路13。限幅电路13，由于30(“000011110”)的MSB为“0”，因此将30(“00011110”)作为积分数据y(5)输出到固定乘法器14。固定乘法器14，使30(“00011110”)向右移动4位，将1(“0001”)作为输出数据z(5)输出到总线Bo，另一方面，作为在限幅电路13得到的积分数据y(5)的30(“00011110”)，在下一时钟，被存储在积分值保持器15中，并提供给加法器12。
接着，对积分值保持器15中保存积分数据y(42)的情况进行说明。这里，积分数据y(42)，为252(“11111100”)。
一旦由总线Bi提供输入数据x(43)后，可变乘法器11，将作为输入数据x(43)的3(“011”)向左移动1位，将6(“0110”)输出到加法器12。加法器12，将6(“0110”)与作为前次的积分数据y(42)的252(“11111100”)作加运算，将258(“100000010”)输出到限幅电路路13。限幅电路13，由于258(“100000010”)的MSB为“1”，将255(“11111111”)作为积分数据y(43)输出到固定乘法器14。固定乘法器14，将255(“11111111”)向右移动4位，并将15(“1111”)作为输出数据z(43)输出到总线Bo。另一方面，作为限幅电路13得到的积分数据y(43)的255(“11111111”)，在下一时钟，被存储在积分值保持器15，并提供给加法器12。
并且，上述例中，虽然只处理正整数，显然并不仅限于此。例如，在处理包含负数的整数的情况下，采用2的补数表现。
如同上述，根据本实施方式，将输入数据乘以可变增益，由于在限幅电路的后段乘以固定增益，因此与可变增益的值无关，输出数据z(n)的范围为一定。这样，对于输出数据z(n)所允许的数据范围，能够避免实际的输出数据z(n)的数据范围变窄的情况。而且，能够避免固定乘法器14的后段的限幅动作根据增益值而变化。还有，固定乘法器14的后段的限幅可以省略。其结果，能够缩小电路规模，且能提高处理速度。
还有，根据可变增益G1为大于等于1，固定增益G2为小于等于1，即使在G1·G2含有不足1的范围的情况下，可变乘法器11中也不会有数据丢失。
而且，总线Bo的位宽为j时，假如固定增益G2为2^-k(k为正整数)，根据积分值保持器15可保存的数据的位宽为(j+k)，就能使固定乘法器14的输出数据的位宽与总线Bo的位宽j一致。这样，固定乘法器14的后段的限幅电路就不必要了。
图3，表示采用可变增益积分器10的DC偏移消除器100的构成框图。该DC偏移消除器100，为将按时序顺序输入的数字对象数据中含有的直流成分除去。图3中，加法器20，从消除器输入数据中，减去作为偏移数据的可变增益积分器10的输出数据z(n)，除去直流成分。由加法器20得到的DC消除后的数据，通过延迟器30延迟后，作为DC偏移消除器的输出数据输出，同时作为输入数据提供给可变增益积分器10。
根据该DC偏移消除器，从可变增益积分器10反馈的数据的范围与增益无关都与总线的位宽一直，因此，能够适当地除去直流成分。而且，由于可变增益积分器10中的限幅操作简单，因此全体的构成变得比较简易。
以上，对本发明的实施方式进行说明，但本发明并不限定与上述实施方式。例如，上述实施方式中，可变乘法装置、加法装置、数据限制装置、固定乘法装置，以及积分值保持装置，通过专用的硬件电路实现，但上述各装置也可以按其它方式实现。举一例来说，通过由CPU以及RAM执行在ROM等记忆媒体中储存的的程序，就能实现上述各装置。这种情况下，例如，给积分数据分配的记忆容量，以及在输出数据z(n)接受方的可接受数据范围为固定的情况下有效。
而且，图2中，乘以固定增益的步骤S4和保持积分数据的步骤S5的顺序，也可以为相反，还可以同时进行。例如，如图4所示，能够构成可变增益积分器。这种情况下，积分值保持器15保持积分数据，之后，就是固定乘法器14，使固定乘法器15中保持的积分数据乘以固定增益。并且，图4的可变增益积分器中，输出数据z(n)的输出时间，比图1的可变增益积分器，还要慢一个时钟。
以下，根据附图，对本实施方式的可变增益积分器10的适用例进行说明。并且，这里，对适用例的构成省略详细说明。
图5表示数字信号再生再生电路的构成框图。数字信号再生电路，在例如数码摄录机的再生装置中使用。图5中，磁带(未图示)中记录的数字数据，通过磁头(未图示)再生，通过A/D转换部41被数字采样。从A/D转换部41输出的数字信号，在增益控制部42乘以增益。插补器43，依据增益控制器42的输出信号，推测插补数字数据在数据存在点的数据值。插补器43的输出信号，根据滤波器组44以及适应均衡器45进行波形均衡，并输出均衡信号。该均衡信号，通过振幅误差检测器46以及环路滤波器47被反馈给增益控制部42。这样就能在增益控制部42相应地调整增益。而且，均衡信号，通过时间误差检测部48、环路滤波器49，以及NCO(Numerical Controlled Oscillator：数控振荡器)50被反馈给插补器43，这样对插补器43中的推测插补的位置作相应调整。
上述信号再生电路中，本实施方式的可变增益积分器10，在AGC(Automatic Gain Control：自动增益控制)电路的环路滤波器47、插入用于位时序控制的反馈环路中的环路滤波器49、以及适应均衡器45中使用。图6表示环路滤波器47以及振幅误差检测部46的内部构成。图7表示环路滤波器49的内部构成。而且，图8表示适应均衡器45的内部构成。图8中，适应均衡器45的输入信号，通过由4个延迟元件、4个系数乘法器，以及加法器组成的可变FIR(有限脉冲响应)滤波器被均衡，并作为均衡信号输出。4个系数乘法器的系数(滤波器系数)，按照LMS(Least MeanSquare，即最小均方)算法由LMS算法部45a随时更新。这里，可变增益积分器10，被使用于LMS算法部45a。图9表示LMS算法部45a的内部构成。
图10表示PSK(Phase Shift Keying：移相键控)解调电路的构成框图。图10中，由A/D转换器提供的I、Q信号，通过DC偏移消除器100除去直流成分，通过相位旋转器51使相位转动。然后，根据插补器52，从相位旋转器51的输出信号中推测插补奈奎斯特点的I、Q信号值。根据该插值得到的信号，通过由FIR滤波器组成的半奈奎斯特滤波器53限制带宽，并输出。半奈奎斯特滤波器53的输出信号，通过功率误差检测部54、环路滤波器55、以及信号转换部56反馈给增益调整放大器，据此对接受波作相应的增益调整。而且，半奈奎斯特滤波器53的输出信号，通过载波相位误差检测部57以及环路滤波器58反馈给相位旋转器51，并对相位旋转器51中的旋转度作相应的调整。还有，半奈奎斯特滤波器53的输出信号，通过时钟时间误差检测部59以及环路滤波器60反馈给插补器52，并相应地调整推测插补位置。
上述PSK解调电路中，本实施方式的可变增益积分器10，可在DC偏移消除器100、AGC电路的环路滤波器55、相位同步电路的环路滤波器58，以及时序同步用的环路滤波器60中使用。图11表示环路滤波器55、功率误差检测部54，以及信号转换部56的内部构成。而且，图12表示环路滤波器58的内部构成。并且，DC偏移消除器100的内部构成，与图3所示相同。另外，环路滤波器60的内部构成，与图7的环路滤波器49相同。
如上，本实施方式的可变增益积分器10，适合在各种机器、电路中使用。