交差点型强电介质存储器.pdf

本发明提供一种高质量的交差点型强电介质存储器。该交差点型强电介质存储器(100)，将第1存储器单元阵列(30)与第2存储器单元阵列(60)，通过介入第1层间绝缘层(20)与第2层间绝缘层(50)而层叠。第1存储器单元阵列(30)包括：形成为条纹状的下部电极36；在与下部电极(36)交叉的方向上形成为条纹状的上部电极(38)；配置在上部电极(36)与下部电极(38)的至少交叉部分中的强电介质电容器34；和形成在强电介质电容器(34)之间的嵌入式绝缘层(32)。第1层间绝缘层(20)，在第1绝缘层(24)与第2绝缘层(26)之间具有导电层(22)。

1、  一种交差点型强电介质存储器，其特征在于，
多个存储器单元阵列通过介入层间绝缘层进行层叠；
所述存储器单元阵列包括：形成条纹状的下部电极、在与所述下部电极交叉的方向上形成条纹状的上部电极、包括配置在所述下部电极与所述上部电极的至少交叉部分上的强电介质部的强电介质电容器、和在所述强电介质电容器之间形成的嵌入式绝缘层；
所述层间绝缘层在第1绝缘层和第2绝缘层之间具有导电层。

2、  根据权利要求1所述的交差点型强电介质存储器，其特征在于，
所述层间绝缘层形成为：所述第1绝缘层、所述导电层和所述第2绝缘层分别具有大致相同的外部形状，与上层邻接的所述存储器单元的形成区域大体一致。

3、  根据权利要求1或者2所述的交差点型强电介质存储器，其特征在于，所述第1绝缘层与所述第2绝缘层，在所述层间绝缘层的一部分形成区域中，具有互相接触部分。

4、  根据权利要求1～3中任一项所述的交差点型强电介质存储器，其特征在于，所述导电层由氧化物导电材料构成。

5、  根据权利要求1～3中任一项所述的交差点型强电介质存储器，其特征在于，所述导电层由透光的导电材料构成。

6、  根据权利要求1～5中任一项所述的交差点型强电介质存储器，其特征在于，所述导电层被设定成给定电位。

7、  根据权利要求1～6中任一项所述的交差点型强电介质存储器，其特征在于，所述电位，是外围电路的地电平。

8、  根据权利要求5所述的交差点型强电介质存储器，其特征在于，所述强电介质电容器是在形成所述层间绝缘层后，照射光而结晶化。

交差点型强电介质存储器
技术领域
本发明涉及具有强电介质电容器的存储器单元阵列，尤其涉及不具有单元晶体管而仅采用强电介质电容器的单纯矩阵型的交差型强电介质存储器。
背景技术
不具有单元晶体管而仅应用强电介质电容器的单纯矩阵型的存储器单元阵列，由于具有非常简单的结构，并可以得到高的集成度，故正在期待这种设备的开发。近年来，虽然不断进行使集成度更高的开发，但作为其中一例，实施通过将由强电介质电容器构成的存储器单元阵列多层层叠而提高集成度的方法。(参照专利文献1)
【专利文献1】
特开2002-197857(第11页～第22页、图2)
为了高集成化，在使由强电介质电容器构成的存储器单元阵列多层层叠时，为了确保邻接的存储器单元阵列层间的电绝缘性，需要介入层间绝缘层来形成存储器单元阵列。
在该状态下，例如若同时使上下的存储器单元阵列动作，则在介入层间绝缘层邻接的存储器单元阵列的相互间就会产生噪音。另外，在使任意一方的存储器单元阵列动作时，存在对存储在其他存储器单元阵列中的数据造成坏影响的问题。
发明内容
本发明的目的是提供一种高质量的交差点型强电介质存储器，其中将由强电介质电容器构成的存储器单元多层层叠，防止介入层间绝缘层而配置于各层的存储器单元阵列从邻接的存储器单元阵列接收噪音。
本发明的交差点型强电介质存储器，其中，
多个存储器单元阵列通过介入层间绝缘层进行层叠；
所述存储器单元阵列包括：形成条纹状的下部电极、在与所述下部电极交叉的方向上形成条纹状的上部电极、包括配置在所述下部电极与所述上部电极的至少交叉部分上的强电介质部的强电介质电容器和在所述强电介质电容器之间形成的嵌入式绝缘层；
所述层间绝缘层在第1绝缘层和第2绝缘层之间具有导电层。
根据本发明的交差点型强电介质存储器，由于所述层间绝缘层内部的导电层遮断产生于上述层间绝缘层邻接的存储器单元阵列之间的动作噪音，所以可以提供不会产生误动作的高质量的交差点型强电介质存储器。
本发明的存储器单元阵列，至少可以采用以下的任意一种方式。
(1)所述层间绝缘层形成为：所述第1绝缘层、所述导电层和所述第2绝缘层分别具有大致相同的外部形状，与上层邻接的所述存储器单元的形成区域大体一致。由此，通过介入所述层间绝缘层而被层叠的各存储器单元阵列，可以防止从邻接的存储器单元阵列或外围电路接收的噪音的影响。
(2)所述第1绝缘层与所述第2绝缘层，在所述层间绝缘层的一部分形成区域中，具有互相接触部分。由此，可以确保所述第1绝缘层与所述第2绝缘层的接触面积，可以提高上述导电层与所述第1绝缘层及所述第2绝缘层的密接性。
(3)所述导电层由氧化物导电材料构成。由此，可以确保所述导电层与所述第1绝缘层以及上述第2绝缘层的密接性。
(4)所述导电层由透光的导电材料构成。由此，可以利用光的能量使强电介质部结晶化。
(5)所述导电层被设定成给定电位。由此，可以屏蔽噪音。
(6)所述电位是外围电路的地电平。由此，可以有效地屏蔽噪音。
(7)所述强电介质电容器是在形成所述层间绝缘层后，照射光而结晶化。由此，形成多层的存储器单元阵列后，可以将强磁性电容器一并结晶化。
附图说明
图1是示意性表示第1实施方式的交差点型强电介质存储器的平面图。
图2是沿图1的A-A线，示意性表示交差点型强电介质存储器的的一部分的剖面图。
图3(a)是示意性表示第1实施方式的交差点型强电介质存储器的层间绝缘层的平面图。图3(b)是示意性表示图3(a)的A-A中的剖面的剖面图。
图4是示意性表示强电介质电容器的立体图。
图5(a)是示意性表示第2实施方式的交差点型强电介质存储器的层间绝缘层的平面图。图5(b)是示意性表示图5(a)的A-A中地剖面的剖面图。
图6是示意性表示第1实施方式的交差点型强电介质存储器的制造工序的剖面图。
图7是示意性表示第1实施方式的交差点型强电介质存储器的制造工序的剖面图。
图8是示意性表示第1实施方式的交差点型强电介质存储器的制造工序的剖面图。
图9是示意性表示第1实施方式的交差点型强电介质存储器的制造工序的剖面图。
图10是示意性表示第1实施方式的交差点型强电介质存储器的制造工序的剖面图。
图11是示意性表示第1实施方式的交差点型强电介质存储器的制造工序的剖面图。
图12是示意性表示第1实施方式的交差点型强电介质存储器的制造工序的剖面图。
图中：10—基体，20—第1层间绝缘层，22、52—导电层，24、54—第1绝缘层，26、56—第2绝缘层，28—掩模层，30—第1存储器单元阵列，32、62—嵌入式绝缘层，34、64—强电介质电容器，36、66—下部电极，38、68—上部电极，40、70—强电介质部，50—第2层间绝缘层，60—第2存储器单元阵列，80—保护层，100—交差点型强电介质存储器。
具体实施方式
下面，根据附图说明本发明的实施方式。
(第1实施方式)
图1是示意性表示第1实施方式的交差点型强电介质存储器的平面图，图2是沿图1A-A线示意性表示交差点型强电介质存储器的一部分的剖面图。图3(a)是示意性表示第1实施方式的交差点型强电介质存储器的层间绝缘层的平面图，图3(b)是示意性表示图3(a)的A-A中的剖面的剖面图。图4是示意性表示强电介质电容器的立体图。
本实施方式的交差点型强电介质存储器100，如图2所示，在基体10上形成第1层间绝缘层20，在第1层间绝缘层20上形成第1存储器单元阵列30。以由该第1层间绝缘层20与第1存储器单元阵列30构成的层结构为基础，在此之上，通过介入第2层间绝缘层50，而形成有第2存储单元阵列60。在第2存储单元阵列60上形成有保护层80。
图中虽然没有示出，但在基体10上形成有例如在半导体基板上包括NMOS晶体管等半导体元件的外围电路等。
第1存储器单元阵列30包括：形成为条纹状的下部电极36、在与下部电极36交叉的方向上形成为条纹状的上部电极38、包括配置在下部电极36与上部电极38的交叉部分的强电介质部的强电介质电容器34和嵌入式绝缘层32。
即，在由上部电极38与下部电极36所形成的矩阵的交叉部分上形成强电介质电容器34。另外，嵌入式绝缘层32，在存在于第1存储器单元阵列30的下方或者上方的第1层间绝缘层20与第2层间绝缘层50所夹持且不存在强电介质电容器34的区域中形成。
如图4所示，强电介质电容器34包括下部电极36、上部电极38和强电介质部40。在下部电极36与上部电极38之间设有强电介质部40。另外，强电介质部40形成与下部电极36和上部电极38的交叉部分一致的形状。
在强电介质电容器34中，从图中没有示出的外围电路部开始，通过下部电极36及上部电极38，提供写入信号或读出信号，发挥作为强电介质存储器的功能。
在嵌入式绝缘层32中采用具有电绝缘层的物质，并确保存在于第1存储器单元阵列30内的下部电极36和上部电极38的电绝缘性。
第1层间绝缘层20被配置于基体10与第1存储器单元阵列30之间，确保在基体10上形成的图中未示出的外围电路和第1存储器单元阵列30的下部电极36的电绝缘性。
如图1所示，第1层间绝缘层20的形成区域与第1存储器单元阵列30的形成区域大致一致。
如图3所示，第1层间绝缘层20包括第1绝缘层24、导电层22和第2绝缘层26。在第1绝缘层24与第2绝缘层26之间设置着导电层22。另外，第1绝缘层24、第2绝缘层26和导电层22，具有大致相同的平面形状。
另外，如图1及图3所示，从导电层22的一端开始形成配线部22a，并连接在图中未示出的外围电路部上，从外围电路部控制导电层22，以便设定为给定的电位。
如图2所示，第2层间绝缘层50被配置在邻接的第1存储器单元阵列30与第2存储器单元阵列60之间，并确保第1存储器单元阵列30的上部电极38与第2存储器单元阵列60的下部电极66的电绝缘性。另外，图中虽然没有示出，但第2层间绝缘层50的形成区域与第2存储器单元阵列60的形成区域大致一致。
如图2所示，第2层间绝缘层50包括第1绝缘层54、导电层52和第2绝缘层56。将导电层52设置在第1绝缘层54与第2绝缘层56之间。另外，图中虽然没有示出，但第1绝缘层54、第2绝缘层56和导电层52，与在第1层间绝缘层20中说明的内容相同，具有大体相同的平面形状。
还有，图中虽然没有示出，但关于从导电层52的一端开始形成配线部52a，并被连接在图中没有示出的外围电路部上，从外围电路部控制导电层52，以便设定为给定的电位的方面，与在第1层间绝缘层20中所说明的内容相同。
第2存储器单元阵列60与第1存储器单元阵列30的构成相同，形成在第2层间绝缘层50上。第2存储器单元阵列60包括：形成为条纹状的下部电极66、在与下部电极66交叉的方向上形成为条纹状的上部电极68、包括配置在下部电极66与上部电极68的交叉部分的强电介质部的强电介质电容器64和嵌入式绝缘层62。
即，在由上部电极68与下部电极66所形成的矩阵的交点部分中存在强电介质电容器64。另外，嵌入式绝缘层62形成于第2层间绝缘层50与保护层80所夹持的且不存在强电介质电容器64的区域中。
强电介质电容器64包括下部电极66、上部电极68和强电介质部70。将强电介质部70设置在下部电极66与上部电极68之间。
在强电介质电容器64中，从图中没有示出的外围电路部开始，通过下部电极66及上部电极68，提供写入信号或读出信号，发挥作为强电介质存储器的功能。
下面对第1实施方式的交差点型强电介质存储器100的制造工序的一例进行说明。图6～图12是示意性表示交差点型强电介质存储器100的制造工序的剖面图，是仅着眼于第1层间绝缘层20以及第1存储器单元阵列30的形成区域而进行表示的剖面图。
在图2中，首先采用公知的LSI工艺，在基体10上为了确保与构成未图示的外围电路的区域的电绝缘性，例如根据CVD法，用等离子体TEOS或臭氧TEOS形成第1绝缘层24。
接着，在第1绝缘层24上，采用溅射法、真空蒸镀、CVD等方法同样形成导电层22。作为导电层22的材料，可以举出作为单一元素导电材料的Ir、Pt、Ru、Cu、Ti、Al等。采用这些单一元素导电材料，也可以形成为单层的导电层22，例如形成由Ti构成的导电层后，在此之上例如形成由Pt构成的导电层。
另外，作为酸化物导电材料，可以举出ITO(Indium Tin Oxide：In₂O₃-SnO₂)、SRO(SrRuO_x)、LSCO(La_xSr_1-xCoO₃)、YBCO(YBa₂Cu₃O₇)、IrO_x等。
此外，作为具有透过光的性质的导电性材料，可以举出ITO(Indium TinOxide：In₂O₃-SnO₂)、SRO(SrRuO_x)、LSCO(La_xSr_1-xCoO₃)、YBCO(YBa₂Cu₃O₇)、IrO_x等。
接着，在导电层22的上面，以与第1绝缘层24同样的方法形成第2绝缘层26。根据上述制造工序，可以形成第1层间绝缘层20。在此，在需要将第1层间绝缘层20限定在特定的区域中形成的情况下，在第2绝缘层26上形成抗蚀层，以便成为对应于上述特定区域的形状，进一步通过将第1层间绝缘层20蚀刻并进行图案化而实现。
接下来，如图6所示，利用溅射法、真空蒸镀、CVD等方法同样地形成用于下部电极36的导电层36a。作为导电层36a的材料，可以列举Ir、IrO_x、Pt、RuO_x、SrRuO_x、LaSrCoO_x。还有，在图6～图12中没有示出基体10。
接着，在导电层36a之上，采用使用了溶胶—凝胶材料或MOD材料的旋转涂布法或浸渍法、溅射法、MOCVD法、激光消融法同样地形成用于强电介质40的强电介质层40a。作为强电介质40a的材料只要表示出强电介质性，可以作为电容器绝缘层使用，其组成可以采用任意的材料。作为这种强电介质材料，例如可以举出PZT(PbZr_zTi_1-zO₃)、SBT(SrBi₂Ta₂O₉)。
接着，在整个强电介质层40a上形成掩模层28，利用光刻法及蚀刻对具有规定图案的掩模层28进行图案化。即，在形成下部电极36的区域上形成掩模层28。
接着，如图7所示，将被图案化的掩模层28作为掩模，将强电介质层40a以及导电层36a进行图案化。作为蚀刻的方法，可以列举RIE、离子铣削、ICP(Inductively Coupled Plasma)等高密度等离子蚀刻等方法。
接下来，如图8所示，在全面地形成嵌入式绝缘层32a。嵌入式绝缘层32a的材料，例如由酸化硅、酸化铝构成。作为嵌入式绝缘层32a的形成方法，例如可以列举CVD法。形成嵌入式绝缘层32a，以便充填在下部电极36与强电介质层40a、掩模层28的层叠体之间。
然后，在嵌入式绝缘层32a上，根据需要形成抗蚀层R1。将抗蚀层R1形成为上层是平坦的。
接着，如图9所示，对嵌入式绝缘层32a及抗蚀层R1进行深腐蚀。与该深腐蚀同时，除去掩模层28，露出强电介质层40a的表面。深腐蚀的方法可以采用公知的方法。在该深腐蚀时，形成嵌入式绝缘层32a，以便覆盖下部电极36、强电介质层40a的侧面。
接着，在整个表面上形成导电层38a。导电层38a的材料以及形成方法，例如可以与下部电极36的材料以及形成方法相同。
接下来，如图10所示，在导电体38a上形成具有规定图案的抗蚀层R2。抗蚀层R2在要形成上部电极38的区域中形成。
接着，如图11所示，将抗蚀层R2作为掩模，对导电层38a、强电介质层40a以及嵌入绝缘层32a进行蚀刻。这样，通过将导电层38a、强电介质层40a进行图案化，从而在下部电极36与上部电极38的交叉区域上形成强电介质电容器40。
然后，如图12所示，以与上部电极38的上面几乎相同的方式形成嵌入式绝缘层32b。例如可以用与图8及图9所示的嵌入式绝缘层32a同样的方法形成嵌入式绝缘层32b。由此，嵌入式绝缘层32b与上部电极38的上面成为被平坦化的面。以到此为止的工序，在第1层间绝缘层20上形成第1存储器单元阵列30。
接着，在第1存储器单元阵列30上形成第2层间绝缘层50。第2层间绝缘层50例如可以用与第1层间绝缘层20相同的方法形成。
接下来，在第2层间绝缘层50之上形成第2存储器单元阵列60。第2存储器单元阵列60例如用与第1存储器单元阵列30相同的方法形成。
再接着，为了使以交差点形成在第1存储器单元阵列30以及第2存储器单元阵列60内部的强电介质电容器34的强电介质部40以及强电介质电容器64的强电介质部70结晶化，发挥良好的特性，而从第2存储器单元阵列60的上方，照射例如激光、灯光。此时，照射光的能量，可以设为将用于强电介质部40及强电介质部70中的强电介质材料结晶化的适当能量。
最后，在第2存储器单元阵列60上形成保护层80，从而完成交差点型强电介质存储器100。
以下，对本实施方式的交差点型强电介质存储器100的作用效果进行说明。
第1层间绝缘层20在第1绝缘层24与第2绝缘层26之间具有导电层22。因此，在形成于基体10上的、图中未示出的外围电路等的配线层和第1存储器单元阵列30的下部电极36之间产生的电噪声，被导电层22遮断，不会给外围电路等的动作或配置在第1存储器单元阵列30中的强电介质电容器34的动作造成影响。
另外，第2层间绝缘层50在第1绝缘层54与第2绝缘层56之间具有导电层52。因此，在第1存储器单元阵列30的上部电极38与第2存储器单元阵列60的下部电极66之间产生的电噪音被导电层52遮断，不会对配置在第1存储器单元阵列30中的强电介质电容器34的动作或配置在第2存储器单元阵列60中的强电介质电容器64的动作造成影响。因此，由于层叠过的强电介质电容器34与64彼此不电干涉地独立动作，故可以提供高质量的交差点型强电介质存储器100。
此外，导电层22及52由酸化物导电材料构成。由此，提高了第1绝缘层24以及第2绝缘层26和导电层22的材料亲和性，可靠地固接。第1绝缘层54以及第2绝缘层56对导电层52也是相同的。
进而，导电层22及52由透过光的导电性材料构成。由此，在形成第2存储器单元阵列60后，可以将配置在第1存储器单元阵列30中的强电介质部40和配置在第2存储器单元阵列60中的强电介质部70一并结晶化。因此，可以简化层叠过的交差点型强电介质存储器的制造程序。
(第2实施方式)
图5(a)是示意性表示第2实施方式的交差点型强电介质存储器的层间绝缘层的平面图，图5(b)是示意性表示图5(a)的A-A中的剖面的剖面图。
如图5(a)及图5(b)所示，第2实施方式与第1实施方式的不同点在于，在层间绝缘层20的一部分区域中，第1绝缘层24与第2绝缘层26具有互相接触的部分。在与第1实施方式实质相同的部分上付与相同符号，并省略其详细说明。
在本实施方式中，第1绝缘层24与第2绝缘层26在层间绝缘层20的一部分区域中具有互相接触的部分。对于层间绝缘层20的外形形状和形成区域，与第1实施方式所说明的层间绝缘层20相同。
在本实施方式中，导电体22形成为：与第1存储器单元阵列30的形成为条纹状的下部电极36和在与下部电极36交叉的方向上形成为条纹状的上部电极38的形成区域大体一致。在层间绝缘层20的形成区域中、没有形成导电层22的区域中，第1绝缘层24、第2绝缘层26互相接触地形成。
根据本实施方式，第1绝缘层24和第2绝缘层26具有互相接触的部分。因此，通过形成为接触亲和性高的材料，从而第1绝缘层24与第2绝缘层26被牢固地固接。
另外，由于通过将导电体22的一部分置换为第1绝缘层24或第2绝缘层26，从而在形成导电层22时也能缓和内部产生的应力，故能够提供高质量的交差点型强电介质存储器100。
进而，由于导电层22的形成区域形成为和下部电极36及上部电极38大体一致，故不会对遮断噪音的性能有任何影响。
接着对第2实施方式的制造工序进行说明。
在第2实施方式中，与第1实施方式的不同点在于，在层间绝缘层20的一部分区域中具有第1绝缘层24与第2绝缘层26互相接触的部分。因此，由于仅形成层间绝缘层20的工序与第1实施方式不同，故仅对这部分进行说明。
在图5中，首先，采用公知的LSI工艺，在基板10上，为了确保与构成图中未示出的外围电路的区域的电绝缘性，例如利用CVD法，采用等离子体TEOS或臭氧TEOS来形成第1绝缘层24。
接着，在第1绝缘层24的整个表面上形成掩模层，利用光刻法及蚀刻，对具有规定图案的掩模层进行图案化。即，对掩模层进行图案化，以便按照与没有形成下部电极36及上部电极38的区域一致。
接下来，在第1绝缘层24上，利用溅射法、真空蒸镀、CVD等方法形成导电层22。导电层22的材料，与在第1实施方式中说明的内容相同。
接着，剥离掩模层。在此之上用与第1绝缘层24同样的方法形成第2绝缘层26。此时，第2绝缘层26形成为填充在导电层22之间，并且在一部分区域中与第1绝缘层24接触。
以上，在本发明的实施方式中，对层间绝缘层和存储器单元阵列分别形成2层的情况进行了说明，在分别形成3层以上时显然也是对本发明内容的展开。
还有，本发明并不只限于以上所说明的实施方式，在本发明主旨的范围内能有各种各样的变更。