电源装置及包括该电源装置的电子设备.pdf

本发明提出了一种能够抑制紧接在从停机状态恢复之后的输入电源的电压降的电源装置。所述电源装置包括：基准电压发生电路，用于产生基准电压(VREF)；馈电晶体管，设置在输入端(VTT_IN)和输出端(VTT输出端)之间；放电晶体管，设置在地电位和VTT输出端之间；第一和第二差分放大电路，通过作为反馈地输入输出电源电压(VTT)，并将其与VREF进行比较，分别控制馈电和放电晶体管；以及停机恢复电路，用于通过恒流源和电容器产生逐渐上升的电压，其中在从停机状态恢复的时间点开始的特定时间段内，所述第一差分放大电路将VTT与停机恢复电路的电压(SR)而不是VREF进行比较。

1、  一种用于从输出端输出电源电压的电源装置，包括：
基准电压发生电路，用于产生基准电压；
第一晶体管，设置在输入电源和输出端之间；
第二晶体管，设置在地电位和输出端之间；
第一和第二差分放大电路，通过作为反馈来输入输出电源电压，并将其与从基准电压发生电路输入的基准电压进行比较，分别控制第一和第二晶体管；以及
停机恢复电路，用于产生逐渐上升的电压，其中
在从停机状态恢复的时间点开始的特定时间段内，所述第一差分放大电路将输出电源电压与停机恢复电路的电压而不是基准电压进行比较。

2、  根据权利要求1所述的电源装置，其特征在于所述停机恢复电路通过恒流源和电容器产生逐渐上升的电压。

3、  一种包括根据权利要求1或2所述的电源装置、存储器装置和控制器的电子设备，其中
由至少一条信号线通过第一电阻器来连接存储器装置和控制器，且
将电源装置的输出端通过第二电阻器与信号线的存储器装置侧相连，作为端接电源。

电源装置及包括该电源装置的电子设备
技术领域
本发明涉及一种适用于高速存储装置的推挽式电源装置，以及包括该电源装置并将其输出用于端接电源的电子设备。
背景技术
近来，随着电子设备性能的进步，对于尝试进一步增加数据传送速度的存储器装置的研发正在进行。在这些设备中，DDR(双倍数据率)同步DRAM(DDR-SDRAM)已经商用，其针对时钟信号的两个沿(上升沿和下降沿)，同步数据传送，以增加与时钟信号同步操作的同步DRAM(SDRAM)的数据传送速度。
在DDR-SDRAM中，将具有使用端接电源电压和基准电压的小幅信号的高速接口用于高速数据传送(例如，日本专利申请未审公开No.2001-195884)。图3是示出了这种接口的结构的电子设备的局部电路图。电子设备49包括如微型计算机等的控制器51、DDR-SDRAM 52、以及端接电源装置50，用于输出端接电源电压(VTT)。控制器51和DDR-SDRAM 52由信号线通过接口电阻器53相连，此信号线与端接电源装置的端接电源(VTT)，在接口电阻器53在DDR-SDRAM 52侧的连接点N1处，通过接口电阻器54相连。
在此示例中，将控制器51和DDR-SDRAM 52的系统电源(VDD)均设置为2.5V，以及将端接电源电压(VTT)和基准电源(VREF)均设置为1.25V，并且使接口电阻器53和54的电阻值相等。按照CMOS结构构建其输出电路61的控制器51输出2.5V作为高电平，输出OV作为低电平。由接口电阻器53和54对高和低电平电压进行分压，并在连接点N1处，将其幅度分别减小为1.875V和0.625V。将这些具有较低幅度的信号输入DDR-SDRAM 52的输入信号差分放大器62的同相输入端，并通过与被输入反相输入端的基准电压(VREF)1.25V进行比较，高速判断高电平/低电平。
为了实现这种具有较小幅度的快速接口，用于输出端接电源电压(VTT)和基准电压(VREF)的端接电源装置50是必需的。对于端接电源装置50，本发明人提出了在日本专利申请No.2003-307710中所公开的电源装置。图4示出了该电源装置，但在此示意图中，省略了与本发明不直接相关的、与偏置有关的部分。
作为所谓的推挽类型的电源装置101从端接电源电压输出端(VTT输出端)输出端接电源电压(VTT)以及从基准电压输出端(VREF输出端)输出基准电压(VREF)，并包括：基准电压发生电路106，用于产生基准电压(VREF)  馈电晶体管111，设置在输入电源(VTT IN)和VTT输出端之间；放电晶体管112，设置在地电位和VTT输出端之间；以及差分放大电路113和114，向其反馈端接电源电压(VTT)，通过将VTT与基准电源(VREF)进行比较，分别控制馈电晶体管111和放电晶体管112。因此，差分放大电路113和馈电晶体管111形成第一反馈环路，而差分放大电路114和放电晶体管112形成第二反馈环路。用于稳定端接电源电压(VTT)的稳定电容器119与VTT输出端相连。
基准电压发生电路116包括：电阻器117和118，用于对输入电源的电压(VDDQ)进行分压，以产生基准电压(VREF)；以及缓冲放大器115，用于输出此基准电压(VREF)。电阻器117和118具有相等的电阻值。从基准电压输出端(VREF输出端)向外部输出基准电压(VREF)，并还向差分放大电路113和114输出。
在此电源装置101中，将差分放大电路113和114以及缓冲放大器115的输入电源(VCC)设置为5V，以及通过由调节器(未示出)减小来自输入电源(VCC)的电压，将馈电晶体管111的输入电源(VTT_IN)和电阻器117和118的输入电源(VDDQ)设置为2.5V，与上述图3所示的系统电源(VDD)相同。因此，通过由电阻器117和118对输入电源电压(VDDQ)2.5V进行分压而产生的基准电压(VREF)变为1.25V。上述第一和第二反馈环路的功能在于使端接电源电压(VTT)与此基准电压(VREF)1.25V相匹配。
按照这种方式，此电源装置101可以输出端接电源电压(VTT)和基准电压(VREF)。
上述使用具有使用端接电源电压(VTT)和基准电压(VREF)的小幅信号的快速接口的电子设备49通常具有所谓的停机功能，即，通过在设备未进行操作时简单地维持当前状态来减少功率消耗的功能。此时，根据来自用于判断进入停机状态的定时的装置(未示出)的停机信号(SW)，将端接电源电压(VTT)的输出控制为关断状态(浮置状态)。另一方面，连续输出基准电压(VREF)，而并不受到停机信号(SW)的控制，从而保持DDR-SDRAM 52的当前状态。此方法被称为“挂起到RAM”。
例如，根据此方法，电源装置101在停机状态下，接收低电平的停机信号(SW)，并关断馈电晶体管111和放电晶体管112。由此，稳定电容器119自然地放电，因而端接电源电压(VTT)根据自然放电而下降，并最终达到地电位电平。
例如，通过接收高电平的停机信号(SW)来清除停机状态，并且馈电晶体管111通过上述第一反馈环路，从截止状态变为导通状态。通过上述第二反馈环路的激活，将放电晶体管112维持在截止状态。图5示出了紧接在从此停机恢复之后每个单元的电压或电流的波形。当从停机状态的恢复发生时(t₀)，馈电晶体管111从截止状态变为导通状态，且充电电流(ITT)从输入电源(VTT IN)通过馈电晶体管111流入稳定电容器119，从而使已经处于地电位电平的端接电源电压(VTT)与基准电压(VREF)相匹配。在这种情况下，已经下降为地电位电平的端接电源电压(VTT)与基准电压(VREF)之间的电压差较大，馈电晶体管111以其最大电流进行馈电，即，进入完全导通状态。而且，稳定电容器119的电容值通常较高，例如，大约220μF，所以充电电流(ITT)流经馈电晶体管111相对较长的时间。结果，输入电源电压(VTT_IN)的下降变得相当大。
此时，输入电源(VDDQ)还与输入电源(VTT_IN)相连，所以其电压也下降，且基准电压(VREF)也从正常电压极大地下降。结果，向其输入基准电压(VREF)的DDR-SDRAM 52的正常操作的保证(容限)减小，以及在极端的情况下，涉及误操作的出现。
发明内容
考虑到上述问题，本发明的目的是提出一种电源装置，用于控制紧接在从停机状态恢复之后流经馈电晶体管的充电电流，从而抑制输入电源的电压降，以及利用这种电源装置的电子设备。
为了解决上述问题，根据本发明的电源装置是一种用于从输出端输出电源电压的电源装置，包括：基准电压发生电路，用于产生基准电压；第一晶体管，设置在输入电源和输出端之间；第二晶体管，设置在地电位和输出端之间；第一和第二差分放大电路，通过作为反馈地输入输出电源电压，并将其与从基准电压发生电路输入的基准电压进行比较，分别控制第一和第二晶体管；以及停机恢复电路，用于产生逐渐上升的电压，其中在从停机状态恢复地时间点开始的特定时间段内，第一差分放大电路将输出电源电压与停机恢复电路的电压而不是基准电压进行比较。
根据本发明的电子设备是一种包括该电源装置、存储器装置和控制器的电子设备，其中由至少一条信号线通过第一电阻器连接存储器装置和控制器，且将电源装置的输出端通过第二电阻器与信号线的存储器装置侧相连，作为端接电源。
在根据本发明的电源装置中，第一差分放大电路通过将来自停机恢复电路的逐渐上升的电压与紧接在从停机恢复之后的输出电源电压(端接电源电压)进行比较，来控制馈电晶体管(第一晶体管)，所以流经馈电晶体管的充电电流变得大体上恒定，并将输入电源的电压降抑制得几乎为零。根据本发明的电子设备实现了高稳定性的操作，利用此电源装置，消除了由于紧接在停机恢复之后的输入电源的电压降而引起的误操作的可能性。
附图说明
图1是示出了根据本发明实施例的电源装置的电路图；
图2是上述电源装置紧接在从停机恢复之后的波形图；
图3是构成了具有小幅信号的快速接口的电子设备的局部电路图；
图4是示出了根据现有技术的电源装置的电路图；以及
图5是上述现有技术的电源装置紧接在从停机恢复之后的波形图。
具体实施方式
现在，将参照附图，对用于上述如图3所示的电子设备的本发明的实施例进行描述。图1是作为本发明的实施例的电源装置1的电路图。
作为所谓推挽类型的电源装置1，与现有技术的电源装置101相类似，从端接电源电压输出端(VTT输出端)输出输出电源电压，即，端接电源电压(VTT)，以及从基准电压输出端(VREF输出端)输出基准电压(VREF)，并包括：基准电压发生电路6，用于产生基准电压(VREF)；NMOS型馈电晶体管(第一晶体管)11，位于输入电源(VTT_IN)和VTT输出端之间；NMOS型放电晶体管(第二晶体管)12，位于地电位和VTT输出端之间；以及第一和第二差分放大电路13和14，通过作为反馈而输入端接电源电压(VTT)、并将其与基准电压(VREF)进行比较，来分别控制第一和第二晶体管11和12。但是，除了向其输入基准电压(VREF)的同相输入端外，第一差分放大电路13还包括向其输入稍后所述的停机(shutdown)恢复电路的输出电压的分立的同相输入端。而且，当将电压输入这两个同相输入端时，将较低的电压值与端接电源电压(VTT)进行比较。用于稳定端接电源电压(VTT)的稳定电容器19与VTT输出端相连，与电源装置101相类似。
基准电压发生电路6包括：电阻器17和18，用于对输入电源的电压(VDDQ)进行分压，以产生基准电压(VREF)；以及缓冲放大器15，用于输出此基准电压(VREF)，也与电源装置101相同。电阻器17和18具有相等的电阻值。从基准电压输出端(VREF输出端)向外部输出基准电压(VREF)，并还向第一和第二差分放大电路13和14输出。
除了上述结构以外，电源装置1还包括停机恢复电路7，通过恒流源21和电容器22产生逐渐上升的电压(SR)。以及，在从停机状态恢复的时间点开始的特定时间段内，第一差分放大电路13将端接电源电压(VTT)与来自停机恢复电路7的电压(SR)而不是基准电压(VREF)进行比较。在停机时，将作为低电平的停机信号(SW)输入第一和第二差分放大电路13和14，并将第一和第二差分放大电路13和14的栅极设置为地电位电平，并使其截止。
停机恢复电路7还包括：单触发脉冲发生器24，当恢复停机状态时，即当停机信号(SW)从低电平变为高电平时，产生单触发脉冲；以及晶体管23，用于接收单触发脉冲，并将停机恢复电路7的输出电压暂时设置为地电位电平。
在此电压装置1中，将第一和第二差分放大电路13和14、缓冲放大器15和停机恢复电路7的输入电源电压(VCC)设置为5V，而通过调节器(未示出)，使馈电晶体管11的输入电源电压(VTT_IN)和要输入电阻器17和18的电源(VDDQ)从输入电源电压(VCC)开始下降，并设置为2.5V，与前述图3中的系统电源(VDD)相同。
而且，与电源101一样，第一差分放大电路13和第一晶体管11形成第一反馈环路，而第二差分放大电路14和第二晶体管12形成第二反馈环路。在从停机状态恢复的时间点开始过去特定的时间段之后，即在正常时间期间，第一和第二反馈环路发生作用，从而使端接电源电压(VTT)与基准电压(VREF)相匹配。在从停机状态恢复的时间点开始的特定时间段期间，第一和第二反馈环路如下进行操作。
现在，将参照图2，对紧接在从停机状态恢复之后的操作进行描述。
当停机信号(SW)从低电平变为高电平时(t₀)，清除停机状态，并且上述第一和第二反馈环路激活。与此同时，在停机恢复电路7中，单触发脉冲发生器24产生单触发脉冲，且接收单触发脉冲的晶体管23将其输出电压(SR)暂时设置为地电位电平。然后，通过使恒定电流从恒流源21流向电容器22，产生从地电位电平逐渐上升的电压(SR)，并输出到第一差分放大电路13的同相输入端。在第一差分放大电路13中，将输入到两个同相输入端中的电压，即基准电压(VREF)和停机恢复电路7的电压(SR)中较低的一个与输入到反相输入端的端接电源电压(VTT)进行比较，所以，比较停机恢复电路7的电压(SR)与端接电源电压(VTT)，直到停机恢复电路7的电压(SR)超过基准电压(VREF)的时间点(t₁)为止。而且，上述第一反馈环路激活，并且端接电源电压(VTT)通过处于导通状态的第一晶体管11跟随来自停机恢复电路7的电压(SR)。按照这种方式，端接电源电压(VTT)也从地电位逐渐上升。将第二晶体管维持在截止状态，直到时间点(t₁)为止，这是由于在上述第二反馈环路中比较基准电压(VREF)和端接电源电压(VTT)。
由于通过使恒定的电流从恒流源21流向电容器22来产生停机恢复电路7的电压(SR)，其上升速率大体上恒定。且端接电源电压(VTT)跟随停机恢复电路7的电压(SR)，所以流经第一晶体管11、即作为稳定电容器19的充电电流的电流(ITT)也大体上恒定。因此，将输入电源电压(VTT_IN)抑制得几乎为零。结果，输入电源电压(VDDQ)也几乎为零，且基准电压(VREF)不会偏离正常电压。
在停机恢复电路7的电压(SR)超过基准电压(VREF)的时间点(t₁)之后，即在正常操作期间，第一和第二反馈环路激活，将与电压(SR)相比相对较低的基准电压(VREF)与端接电源电压(VTT)进行比较。
在第一和第二差分放大电路13和14中，可以任意地将偏置电压与要输入的端接电源电压(VTT)或要输入的基准电压(VREF)相加，或者任意地创建分别要输入到第一和第二差分放大电路13和14中的基准电压(VREF)之间的预定差值，如日本专利申请No.2003-307710中所公开的那样。
此电源装置1可以用于电子设备49，已经在“背景技术”部分中，参照图3对其进行了描述。换句话说，将电源装置1用作图3中的端接电源装置50。控制器51和DDR-SDRAM 52通过第一接口电阻器53与信号线相连，且此信号线与电源装置1的VTT输出端，在接口电阻53在DDR-SDRAM 52侧的连接点N1处，通过第二接口电阻54相连。将输入电源装置1的VREF输出端的输出作为DDR-SDRAM 52的输入信号差分放大电路62的基准电压(VREF)输入。按照这种方式，可以在如图3所示的电子设备中实现具有小幅信号的高速接口。
在使用此电源装置1的电子设备49中，即使紧接在从停机状态恢复之后，基准电压(VREF)也几乎不会偏离正常值，所以消除了由向其输入基准电压的DDR-SDRAM 52中的电压降而引起的误操作的可能性，并能够实现高稳定性的操作。
以上，作为本发明的实施例，对用于输出端接电源电压(VTT)和基准电压(VREF)的电源装置以及使用该电源装置的电子设备进行了描述，但不必说，本发明的电源装置也可以应用于其中存在与VTT输出端相对应的输出端的其他情况，并且也可以用于其他电子设备。
本发明并不局限于上述实施例，在权利要求所声明的范围内，可以按照多种方式对其设计进行修改。