半导体器件的接触结构及其制造方法.pdf

一种半导体接触结构，包括：一衬底；具有与衬底相反极性的一导电掺杂层，该导电掺杂层形成在衬底中；形成在导电掺杂层上的一导电层；以及形成在衬底中导电掺杂层下方的一绝缘掺杂层。

1.  一种半导体的接触结构，包括：
一衬底；
具有与该衬底相反极性的一导电掺杂层，该导电掺杂层形成在衬底中；
形成在所述导电掺杂层上的一导电层；及
形成在所述衬底中所述导电掺杂层下方的一绝缘掺杂层。

2.  权利要求1的接触结构，其中所述衬底和所述导电掺杂层形成一p-n结。

3.  权利要求1的接触结构，其中所述绝缘掺杂层由氧或氮形成。

4.  权利要求1的接触结构，还包括形成在一部分所述衬底上的一绝缘层，在该部分衬底上没有形成所述导电层。

5.  权利要求1的接触结构，其中所述导电层由金属形成，而所述导电掺杂层由导电性形成材料形成。

6.  一种制造半导体器件的一接触结构的方法，包括：
在一衬底上形成一绝缘层并去除一部分该绝缘层以暴露一部分该衬底；
通过所述衬底的所述暴露部分在衬底中形成一导电掺杂层和一绝缘掺杂层，该绝缘掺杂层形成在该导电掺杂层的下方；及
在所述导电掺杂层上形成一导电层。

7.  权利要求6的方法，其中形成所述绝缘层包括：
在所述衬底上形成一氧化层；
在将一掩模放置于所述氧化层上方之后曝光和显影所述氧化层；及
蚀刻所述氧化层的一部分以暴露出所述衬底的这部分。

8.  权利要求6的方法，其中形成所述导电掺杂层包括：
通过所述衬底的所述暴露部分利用扩散或注入导电性形成材料来形成所述导电掺杂层；及
通过所述衬底的所述暴露部分利用扩散或注入绝缘形成材料形成所述绝缘掺杂层。

9.  权利要求8的方法，其中所述绝缘形成材料是氧或氮之一。

10.  权利要求6的方法，其中形成所述导电掺杂层包括：
通过所述衬底的所述暴露部分利用扩散或注入绝缘形成材料形成所述绝缘掺杂层；及
通过所述衬底的所述暴露部分利用扩散或注入导电性形成材料形成所述导电掺杂层。

11.  权利要求6的方法，其中所述导电掺杂层和所述绝缘掺杂层通过同时掺杂导电性形成材料和绝缘形成材料而形成。

12.  权利要求6的方法，其中形成所述导电层包括：
在所述绝缘层和所述衬底的所述暴露部分上淀积所述导电层；
在将一掩模放置在所述导电层上方之后曝光和显影所述导电层；及
蚀刻所述导电层的一部分。

半导体器件的接触结构及其制造方法
技术领域
本发明涉及一种半导体接触结构，更具体而言，涉及一种半导体接触结构，该结构提供上下板之间的隔离并通过在作为超浅p-n结引线的导电层下形成绝缘掺杂层而不影响水平方向的导电性。本发明进一步涉及形成这种半导体器件的接触结构的方法。
背景技术
随着半导体器件的高密度和高集成度，需要小于1um的接触。器件从大尺寸到微小尺寸的缩小由于新的相当多且不可预料的问题而变得困难。特别地，微小尺寸接触结构的可靠性是决定半导体器件性能和寿命的首要因素。
半导体器件一般用在这样的状态，它们在衬底上互连，通过高导电性的接触来进行电源供电。例如，当电信号或电源施加到双极或MOS晶体管的端子时，半导体端子与高电导接触以允许电流流过。在这种情况下，电压降/接触电阻一定不能出现在接触部分。甚至当在相反方向上的极性改变而存在一电阻成分时，电阻也必须是很小的。
图1是一传统的半导体器件接触结构的示意图。
参照图1，一氧化硅(SiO₂)层形成在硅衬底11上。通过例如蚀刻工艺去除该氧化硅层的一预定图案而使硅衬底11的一预定区域被暴露。利用诸如硼(B)或磷(P)的导电性形成材料掺杂的导电掺杂层13通过硅衬底11的暴露区域形成在硅衬底中。导电层14形成在导电掺杂层13上。导电层14由例如铝(Al)形成，铝广泛的用于硅衬底的接触。
当铝被用作硅半导体的电阻接触金属时，执行烧结工艺(sinteringprocess)来增加密度并改善接触特性。然而，在这种情况下，硅可能迁移到铝层，从而使形成适当的金属接触有困难。为了解决这个问题，1-2％的合金元素被加入到铝中以在铝的基本结构中形成微小的硅提取(siliconextraction)。此外，例如TiN，TiW和类似的阻挡金属被用来减少向器件的迁移。由于形成在金属接触表面周围的氧化层的缺陷而引起的深尖峰现象(deep spike phenomenon)，可能导致器件的短路。
特别地，当形成超浅结时，由于硅提取和空位(vacancy)导致的硅结节(silicon nodule)将引起自扩散现象(self-diffusion phenomenon)，必须形成非常优质的氧化层以防止短路。
发明内容
本发明提供一种半导体器件的接触结构，它可以在电学上稳定半导体器件，因此改善了器件的可靠性。
此外，本发明提供一种可以应用于多种包括p-n结的半导体器件的接触结构。
根据本发明的一个方面，提供了一种半导体接触结构，包括：一衬底；具有与衬底相反极性的导电掺杂层，该导电掺杂层形成在衬底中；形成在导电掺杂层上的导电层；以及形成在衬底中的导电掺杂层下方的绝缘掺杂层。
衬底和导电掺杂层形成了一p-n结，而绝缘掺杂层由氧或氮形成。
该接触结构还可进一步包括形成于其上未形成导电层的一部分衬底上的绝缘层。
导电层由金属形成而导电掺杂层由导电性形成材料形成。
根据本发明的另一方面，提供一种制造半导体器件的接触结构的方法，包括：在衬底上形成绝缘层以及去除绝缘层的一部分以暴露衬底的一部分；通过衬底的暴露部分在衬底中形成导电掺杂层和绝缘掺杂层，该绝缘掺杂层形成在导电掺杂层的下方；以及在导电掺杂层上形成导电层。
形成绝缘层包括：在衬底上形成氧化层；将掩模放置在氧化层上之后曝光和显影氧化层；以及蚀刻氧化层的一部分以暴露衬底的该部分。
形成导电层包括：在绝缘层和衬底的暴露部分上淀积导电层；将掩模放置在导电层上之后曝光和显影导电层；以及蚀刻导电层的一部分。
附图说明
通过参考附图对本发明的典型实施例进行详细说明，本发明的上述和其它特性及优点将而变得更加明显，在附图中：
图1是一传统半导体器件接触结构的视图；
图2A是根据本发明一实施例的一种半导体器件接触结构的透视图；
图2B是沿图2A的线A-A’得到的截面图；
图3A到3F是表示根据本发明一实施例形成接触结构的方法的截面图；
图4是应用了根据本发明一实施例的接触结构的互补金属氧化物半导体(CMOS)器件的视图；
图5是应用了根据发明一实施例的半导体接触结构的光接收器件的视图。
具体实施方式
现将参考附图对本发明进行更全面地描述，附图中表示了本发明的典型实施例。然而，本发明可以通过多种不同形式实现而不应解释为局限于这里阐释的实施例；更确切的说，提供这些实施例以使得此项公开彻底而完全，并且将本发明的概念充分传达给本领域技术人员。
图2A是根据本发明一实施例的一半导体器件接触结构的透视图，而图2B是沿图2A的线A-A’得到的截面图。
参考图2A和2B，绝缘层22形成在衬底21上，暴露了衬底21的一预定区域。导电层24形成在衬底21的暴露区域上。通过衬底21的暴露区域扩散或注入导电性形成材料(掺杂剂，杂质)，从而在衬底21中形成导电掺杂区23，并与导电层24对应。通过注入绝缘形成材料，使得用于提供对衬底21绝缘的绝缘掺杂层25形成在衬底21中导电掺杂层23的下方。
衬底21由例如Si，SiC和GaN的材料制成。然而，本发明并不局限于这种情况。绝缘层22可以由具有电绝缘特性的氧化层形成。导电层24由高电导率材料形成，其可以用作半导体器件的电极。
形成导电掺杂层23的材料可以是自身具有导电性的材料或是通过被扩散或注入到衬底21中而将到导电性给予衬底21的掺杂区的材料。当衬底由Si制成时，形成导电掺杂层23的材料可以为硼(B)或磷(P)。然而，由于衬底21的导电性可能根据掺杂材料的浓度而变化，可选择性的使用多种掺杂材料。用于形成绝缘掺杂层25的绝缘形成材料(掺杂剂，杂质)是提供对衬底21绝缘的材料例如氧或氮。衬底21的绝缘特性可根据掺杂材料的浓度而变化。
在下文中将参考附图对根据本发明一实施例的形成所述接触结构的方法进行描述。
图3A到3F表示根据本发明一实施例形成所述接触结构的顺序工艺过程的截面图。
首先参看图3A。首先制备衬底21，衬底21由Si，SiC或GaN形成。然而，本发明并不局限于这种情况。在本实施例中，衬底21由Si形成。如图3B所示，衬底21的表面被氧化以界定绝缘层22。就是说，衬底21的被氧化的表面变成了绝缘层22。
如图3C所示，通过蚀刻工艺去除绝缘层22的一预定区域。即，将紫外光辐射到绝缘层22，其中一掩模M位于该绝缘层22的上方，而绝缘层22的暴露于紫外光的部分通过蚀刻工艺被去除。结果，暴露了将在其上淀积导电层24的硅衬底21的一区域。
如图3D所示，导电性形成材料通过硅衬底21的暴露区域被扩散或注入到硅衬底21中。导电性形成材料本身并不具有导电性，但是通过被扩散或注入到硅衬底21中而将导电性给予了衬底21的掺杂区。由于衬底21由硅形成，优选硼(B)或磷(P)作为导电性形成材料。例如氧或氮的绝缘形成材料被注入到硅衬底21中从而在衬底21中导电掺杂层23的下方形成绝缘掺杂层25。即，当绝缘形成材料被扩散或注入到硅衬底21中时，可以通过控制掺杂能量使绝缘掺杂层25形成在导电掺杂层23的下方。
绝缘形成材料的注入工艺和导电性形成材料的注入工艺的工艺顺序可以改变。即，在通过控制离子掺杂能量将绝缘形成材料掺杂到衬底21中一预定深度以形成绝缘掺杂层25之后，可通过将导电性形成材料扩散或注入到衬底21中绝缘掺杂层25的上方以形成导电掺杂层23。
如图3E所示，导电材料被淀积到绝缘层22和衬底21的暴露区域上。该导电材料具有足够的电导率以形成电极。金属一般被用作该导电材料。特别地，当衬底21由硅制成时，铝被用作导电材料。在导电材料淀积以后，光致抗蚀剂层被淀积到导电材料上。在掩模被置于光致抗蚀剂层26之上的状态下，将紫外光发射到光致抗蚀剂层26，此后进行蚀刻工艺以形成具有预定图案的导电层24。
通过上述的工艺过程，可以获得如图2B和3F所示的本发明接触结构。也就是说，如图2B和3F所示，由于绝缘掺杂层25形成于衬底21中导电掺杂层23的下方，电流在图中的垂直方向上被截断。当通过注入导电性形成材料形成导电掺杂层23时，进一步进行热处理工艺以激活导电掺杂层23。
本发明的上述接触结构可以被应用于多种具有P-N结结构的半导体器件中。
图4是应用了根据本发明一实施例的接触结构的CMOS器件的截面图。
一CMOS器件包括一NMOS与一PMOS。NMOS的栅极连接到PMOS的栅极。NMOS和PMOS的栅极作为输入端，PMOS和NMOS的漏极的连接部分作为输出端。
如图4所示，绝缘掺杂层25被注入到n型源区和漏区23a和23b与p型源区和漏区23c和23d的下方。例如铝层的导电层24形成在n型源区和漏区23a和23b与p型源区和漏区23c和23d上。也就是说，本发明的接触结构应用到n型源区和漏区23a和23b与p型源区和漏区23c和23d。特别地，当由于等比例缩小需要精确调整半导体器件物质的特性时，本发明更加适用。
也就是说，在CMOS器件制造过程中，可以通过在导电性形成材料注入之前、之后或同时注入例如氧或氮的绝缘形成材料以形成绝缘掺杂层。
图5是应用了根据本发明一实施例的接触结构的硅光接收器件的视图。
硅光接收器件包括衬底21，形成于衬底21中的导电掺杂层23，和形成于衬底21上并互相电连接的第一和第二电极24a和24b。还可进一步在衬底21上形成用于使导电掺杂层23形成超浅厚度的控制层。绝缘掺杂层25形成在衬底25中导电掺杂层23的下方，并与第一和第二电极24a和24b相对应。
根据本发明，由于具有上述接触结构的半导体器件是电学稳定的，因而可以避免传统技术里可能出现的尖峰现象。甚至当尖峰现象出现时，它也不会严重的影响半导体器件的工作。因此，有可能实现电学稳定且可靠的半导体器件。此外，根据本发明的接触结构可以应用于包括p-n结的多种半导体器件。
虽然已参照其典型性实施例对本发明进行了特别说明和描述，但本领域普通技术人员应理解的是可对本发明进行形式和细节上的多种变化而不脱离由以下权利要求所界定的本发明的精神和范围。