具有可变引线和可变管脚用途的音频数模转换器.pdf

一种具有可变引线和可变管脚用途的音频数模转换器硅管芯片，是一硅管芯片，在该硅管芯片的芯片状态机CSM上，置有两个可选的封装引线连接孔：弱上拉连接孔与弱下拉连接孔；弱上拉连接孔，在悬空时呈高电平，在用封装引线接GND时电平被强下拉；弱下拉连接孔，在悬空时呈低电平，在用封装引线接到VDD端时呈较高的上拉电平。当弱上拉连接孔和弱下拉连接孔处于不同的封装引线组合时，决定硅管芯片的工作模式是8管脚封装或是16管脚封装。此外，在8管脚封装模式时SCLK和LRCK管脚有双重用途，用于音频串行口或用于串行控制端口的管脚。本发明是在同一个硅管芯片上同时设置不同管脚DAC的封装引线，减少了DAC的开发成本和制造成本。

1、  一种具有可变引线和可变管脚用途的音频数模转换器，所述的音频数模转换器DAC是一硅管芯片，包括：芯片状态机CSM，，接SDATA、SCLK、LRCK管脚的音频串行口，接SDM1/SPI_CLK/SCL、SDMO/SPI_DIN/SDA、DEMO/SPI_CSn/ADRO管脚的串行控制端口，音量控制单元，去加重/插值滤波器，多位∑-Δ调节器DSM与动态元件匹配单元DEM，接输出AOUTL、AOUTR管脚的输出放大低通滤波器SCF，接PDNn管脚的开关，接MUTE管脚的零检测器/消音控制器，接CLKIN管脚的时钟管理器/采样率检测器以及VDD管脚和接地的GND管脚，其特征在于：
在所述的芯片状态机CSM上，置有两个可选的封装引线连接孔：
(1)弱上拉连接孔Bond1，在悬空时呈高电平为“1”，在用封装引线接GND时电平被接地端强下拉为“0”，以及
(2)弱下拉连接孔Bond0，在悬空时呈低电平为“0”，在用封装引线接到VDD端时呈较高的上拉电平为“1”；
所述的弱上拉连接孔Bond1和弱下拉连接孔Bond0处于不同的封装引线组合时，所述的芯片状态机CSM控制硅管芯片不同的工作模式。

2、  如权利要求1所述的具有可变引线和可变管脚用途的音频数模转换器，其特征在于所述的弱上拉连接孔Bond1和弱下拉连接孔Bond0处于不同的封装引线组合时，所述的芯片状态机CSM控制硅管芯片不同的工作模式是指，在所述的弱上拉连接孔Bond1是接GND或是悬空以及弱下拉连接孔Bond0是接VDD或是悬空的4组不同的封装引线组合时，所述的芯片状态机CSM控制所述的硅管芯片的工作模式是8管脚封装或是16管脚封装的模式，以及所述的串行音频信号中的常用格式是I²S格式或是left justified格式或是16位right justified格式，所述的弱上拉连接孔Bond1和弱下拉连接孔Bond0的4组封装引线组合与硅管芯片的工作模式的关系表为：

具有可变引线和可变管脚用途的音频数模转换器
(1)技术领域
本发明涉及音频数模转换(DAC)领域，尤其是指一种具有可变引线和可变管脚用途的音频数模转换器。
(2)背景技术
∑-Δ数据转换技术是一项广泛应用于高精度音频数模转换的技术。利用∑-Δ数据转换技术的一个典型的音频数模转换器DAC产品如图1所示，DAC是一硅管芯片100，主要由以下模块组成：芯片状态机CSM10，音频串行口1，串行控制端口12，音量控制单元2、6，去加重/插值滤波器3、7，多位∑-Δ调节器DSM与动态元件匹配单元DEM4、8，输出放大低通滤波器(接输出AOUTL、AOUTR管脚的模拟开关电容滤波器SCF)5、9，开关(接PDNn管脚)14，零检测器/消音控制器(接MUTE管脚)13，接CLKIN管脚的时钟管理器/采样率检测器11以及VDD管脚和接地的GND管脚。其中：
芯片状态机CSM10：控制着芯片正常和省电两种模式转换的开关程序。
音频串行口1：从SDATA、SCLK和LRCK管脚接收许多格式的串行音频信号，从管脚SDATA接收串行数据并转化为并行格式。
串行控制端口12：从SDM1/SPI_CLK/SCL、SDM0/SPI_DIN/SDA和DEM0/SPI_CSn/ADR0管脚设置各种工作模式。
音量控制单元2、6：能够用一种可控方式衰减输入的音频数据。
去加重插值滤波器3、7及多位∑-Δ调节器DSM和动态元件匹配单元DEM4、8：把高分辨率(典型值是16位到24位)、低采样频率(典型值是8KHz到200KHz)的输入数据转化为低分辨率(典型值是1位到6位)、高采样频率(典型值是输入频率的32到128倍)的数字信号。
输出放大低通滤波器5、9：把上述低分辨率、高采样频率的数字信号转化为模拟信号，分别从AOUTL、AOUTR管脚输出。
音频数模转换器DAC的商业市场的价格有一定的竞争性，封装是成本的其中一部分。8管脚的封装比16管脚的封装便宜，因为8管脚的封装使用更少的原材料。一种降低成本的方法则是针对不同的用途采用不同的DAC封装形式。例如，针对较简单的用途可使用低成本的8管脚封装，而将高成本的16管脚封装用于更复杂的用途。目前商用的8管脚和16管脚的DAC使用的是不同的硅管芯片，这种方案不仅增加了开发成本也增加了制造成本，因为对于不同的硅管芯片是需要使用不同的掩膜布局和货存管理。
(3)发明内容
本发明的目的是为减少音频数模转换器DAC开发成本和制造成本，提出一种可采用在同一个硅管芯片上同时设置不同管脚的DAC的封装引线方法的具有可变引线和可变管脚用途的音频数模转换器。
本发明的目的是这样实现的：
一种具有可变引线和可变管脚用途的音频数模转换器，所述的音频数模转换器DAC是一硅管芯片，包括：芯片状态机CSM，，接SDATA、SCLK、LRCK管脚的音频串行口，接SDM1/SPI_CLK/SCL、SDM0/SPI_DIN/SDA、DEM0/SPI_CSn/ADROAOUTL管脚的串行控制端口，音量控制单元，去加重/插值滤波器，多位∑-Δ调节器DSM与动态元件匹配单元DEM，接输出AOUTL、AOUTR管脚的输出放大低通滤波器SCF，接PDNn管脚的开关，接MUTE管脚的零检测器/消音控制器以，接CLKIN管脚的时钟管理器/采样率检测器以及接电源的VDD管脚和接地的GND管脚，其中：
在所述的音频数模转换器DAC的硅管芯片的芯片状态机CSM上，置有两个可选的封装引线连接孔：
弱上拉连接孔Bond1与弱下拉连接孔Bond0；
所述的弱上拉连接孔Bond1，在悬空时呈高电平为“1”，在用封装引线接GND时电平被接地端强下拉为“0”；
所述的弱下拉连接孔Bond0，在悬空时呈低电平为“0”，在用封装引线接到VDD端时呈较高的上拉电平为“1”；
所述的弱上拉连接孔Bond1和弱下拉连接孔Bond0处于不同的封装引线组合时，所述的芯片状态机CSM控制硅管芯片不同的工作模式。
所述的硅管芯片的工作模式是指8管脚封装或是16管脚封装的模式以及串行音频信号中地常用格式是I²S格式或是left justified格式或是16位rightjustified格式。
此外，所述的SCLK和LRCK管脚有双重用途，此时分别称SCLK/SDA和LRCK/SCL，用于音频串行口的为SCLK、LRCK管脚，用于串行控制端口的为SCL、SDA管脚，这不同的用途由加在这两个管脚上的信号模式而定。
本发明的效果：
本发明的具有可变引线和可变管脚用途的音频数模转换器，提出一种可采用在同一个硅管芯片上同时设置8管脚和16管脚DAC的封装引线的设计方案，减少了音频数模转换器DAC的开发成本和制造成本。
为进一步说明本发明的上述目的、结构特点和效果，以下将结合附图对本发明进行详细的描述。
(4)附图说明
图1为一个典型的DAC产品的结构示意图；
图2为8管脚和16管脚DAC的封装管脚分布图，其中：
(a)为8管脚DAC的封装管脚分布图，
(b)为16管脚DAC的封装管脚分布图；
图3为本发明的具有可变引线和管脚的音频数模转换器用于DAC的封装引线图；
图4为管脚SCLK/SDA和LRCK/SCL的双重用途示图；
图5为音频串行口SCLK和LRCK信号模式示图；
图6为串行控制端口SCL和SDA信号模式示图。
(5)具体实施方式
下面，结合附图对本发明的具有可变引线和可变管脚用途的音频数模转换器的实施方式作详细说明。
本发明的具有可变引线和管脚的音频数模转换器DAC的实施例是：采用在同一个硅管芯片100上同时设置不同管脚的DAC的封装引线。
8管脚和16管脚SOIC脉冲编码调制DAC的封装管脚分布图参见图2(a)、(b)所示。
图2(a)所示，在硅管芯片100a上，8管脚DAC的封装管脚包括：SDATA、SCLK/SDA、LRCK/SCL、CLKIN、AOUTL、VDD、GND、AOUTR。
图2(b)所示，在硅管芯片100b上，16管脚DAC的封装管脚包括：PDNn、SDATA、SCLK、LRCK、CLKIN、SDM1/SPI_CLK/SCL、SDM0/SPI_DIN/SDA、DEM0/SPI_CSn/ADRO、MUTE、AOUTL、VDD、GND、AOUTR、VRN、VCM、VRP。
在一个16管脚封装的音频DAC中，图1中的音频串行口1从SCLK、LRCK和SDATA管脚接收许多格式的串行音频信号，如I²S格式、left justified格式和right justified格式。最常用的是I²S格式、left justified格式和16位rightjustified格式。
采用封装引线选项的方法也可以在8管脚DAC中设置这三种串行端口格式。
从图2可看出，8管脚和16管脚DAC的SDATA，SCLK，LRCK，CLKIN，AOUTL，VDD，GND和AOUTR采用的是相同的管脚分布设置。这种相同的管脚分布使得在同一块硅管芯片100上同时实现8管脚和16管脚封装成为可能。
芯片要正常工作的话则必须知道它是用作8管脚还是16管脚DAC，在8管脚模式，它还要知道接收的串行音频数据是I²S格式、left justified格式还是rightjustified格式。
图3示出了用于8管脚或16管脚DAC专有的封装引线图，以及用于8管脚DAC中串行音频数据格式的封装引线图。
在图1中，一音频数模转换器DAC的硅管芯片100，包括：芯片状态机CSM，10，接SDATA、SCLK、LRCK管脚的音频串行口1，接SDM1/SPI_CLK/SCL、SDM0/SPI_DIN/SDA、DEM0/SPI_CSn/ADR0管脚的串行控制端口12，音量控制单元2、6，去加重/插值滤波器3、7，多位∑-Δ调节器DSM与动态元件匹配单元DEM4、8，接输出AOUTL、AOUTR管脚的输出放大低通滤波器5、9，接PDNn管脚的开关14，接MUTE管脚的零检测器/消音控制器13，接CLKIN管脚的时钟管理器/采样率检测器11以及VDD管脚和接地的GND管脚，其中：
在所述的音频数模转换器DAC的硅管芯片100的芯片状态机CSM10上，置有两个可选的封装引线连接孔(Bonding pad)：弱上拉连接孔Bond1和弱下拉连接孔Bond0。
所述的弱上拉是指不易被上拉，也就是当弱上拉连接孔Bond1不接地时呈现高电平，而当它接地GND时，它的电平则被接地端强烈下拉，即，弱上拉连接孔Bond1悬空为“1”，接GND为“0”。
所述的弱下拉是指不易被下拉，当弱下拉连接孔Bond0不接到VDD端时呈现低电平，而当它接到VDD端时，则呈现较高的上拉电平，即，弱下拉连接孔Bond0悬空为“0”，接VDD为“1”。
图3中，弱下拉连接孔Bond0的引线(Bonding wire)为虚线时表示弱下拉连接孔Bond0接VDD的状态；弱上拉连接孔Bond1的引线为虚线时表示弱上拉连接孔Bond1接地GND的状态。
当弱上拉连接孔Bond1和弱下拉连接孔Bond0处于不同的封装引线组合时，所述的芯片状态机CSM10控制硅管芯片100的不同工作模式。
所述的硅管芯片100的工作模式是指8管脚封装或是16管脚封装的模式以及串行音频信号中的常用格式是I²S格式或是left justified格式或是16位rightjustified格式。
因此，在所述的弱上拉连接孔Bond1是接GND或是悬空以及弱下拉连接孔Bond0是接VDD或是悬空的4组不同的封装引线组合时，所述的芯片状态机CSM10控制所述的硅管芯片100的工作模式是8管脚封装或是16管脚封装的模式，以及所述的串行音频信号中的常用格式是I²S格式或是left justified格式或是16位right justified格式，所述的弱上拉连接孔Bond1和弱下拉连接孔Bond0的4组封装引线组合与硅管芯片100的工作模式的关系表为：