半导体装置和层叠型半导体装置以及它们的制造方法 【技术领域】
本发明涉及半导体装置和层叠型半导体装置以及它们的制造方法。
背景技术
开发了三维安装形态的半导体装置。并且已知为了实现三维安装，在半导体基板上形成贯通电极。这样，在层叠多个半导体基板时，各半导体基板的贯通电极优选制成适合于电连接的形状。
【发明内容】
本发明的目的是提供可靠性高的半导体装置和层叠型半导体装置以及它们的制造方法。
(1)本发明的半导体装置包括：具有集成电路且形成有贯通孔的半导体基板；形成于所述贯通孔内面的绝缘层；形成为经所述绝缘层内侧贯通所述半导体基板且在前端面具有凹部的导电部。根据本发明，半导体装置的导电部在前端面具有凹部。因此，前端面的表面积增大，能够提高电连接可靠性。还有，能够在凹部引入导电部件，从而不易受到外力影响。因此，能够提供可靠性高的半导体装置。
(2)该半导体装置中，可以在所述半导体基板的第一面上形成有电连接在所述集成电路上的垫(pad)，所述前端面从所述半导体基板的所述第一面的相反侧的面即第二面露出。
(3)该半导体装置中，所述凹部可以具有比其开口宽的内部空间。根据此，可提高凹部地表面积。还有，能够使得引入的导电部件不易拔出。因此，能够提供可靠性进一步高的半导体装置。
(4)该半导体装置中，所述前端面可以是由含有多个所述凹部的凹凸构成的粗糙面。根据此，导电部前端面的表面积提高，因此提高电连接可靠性。还有，能够在凹部引入导电部件，从而提高对外力的可靠性。因此，能够提供可靠性高的半导体装置。
(5)该半导体装置中，所述前端面可以形成为比所述导电部的所述前端面的相反侧的面还要粗糙。
(6)该半导体装置中，所述导电部的所述前端面侧的端部从所述半导体基板突出，所述凹部可以形成在所述半导体基板内部深处。根据此，凹部加深，因此能够提供可靠性进一步高的半导体装置。
(7)本发明层叠型半导体装置含有多个包括：具有集成电路且形成有贯通孔的半导体基板；形成于所述贯通孔内面的绝缘层；形成为经所述绝缘层内侧贯通所述半导体基板且前端面具有凹部的导电部的半导体装置，所述多个半导体装置层叠并经所述导电部实现电连接。根据本发明，层叠了具有前端面形成凹部的导电部的半导体装置。因此，能够提供电可靠性及对外力的可靠性高的层叠型半导体装置。
(8)该层叠型半导体装置中，可以进一步具有进入到各所述导电部的所述凹部，并且连接上下所述半导体装置的所述导电部之间的导电部件。根据此，可提供可靠性进一步高的层叠型半导体装置。
(9)本发明半导体装置的制造方法包括：(a)在具有集成电路的半导体基板上形成孔的工序；(b)在所述孔的内面形成绝缘层的工序；(c)所述绝缘层的内侧形成导电部的工序；(d)在所述导电部的前端面形成凹部的工序。根据本发明可制造具有在前端面形成凹部的导电部的半导体装置。还有，能够在凹部引入导电部件，从而不易受到外力影响。因此，能够提供可靠性高的半导体装置。
(10)该半导体装置的制造方法中，可以含有在所述(a)工序中把所述孔形成为不贯通所述半导体基板，在所述(c)工序后把所述导电部的所述前端面从所述半导体基板露出的工序。
(11)该半导体装置的制造方法中，可以在所述(a)工序中形成所述孔，使其贯通所述半导体基板。
(12)该半导体装置的制造方法中，可以在所述半导体基板的第一面形成电连接在所述集成电路上的垫，使所述前端面从所述半导体基板的所述第一面的相反侧的面即第二面露出。
(13)该半导体装置的制造方法中，可以在所述(c)工序中使所述导电部形成为内部具有空隙，所述(d)工序中从所述前端面侧去除一部分所述导电部，开口所述空隙，形成所述凹部。
(14)该半导体装置的制造方法中，可以在所述(d)工序中形成内部空间比其开口宽的所述凹部。根据此，可提高凹部的表面积，并且能够使得引入的导电部件不易拔出，因此，能够提供可靠性进一步高的半导体装置。
(15)该半导体装置的制造方法中，可以在所述(d)工序中对所述前端面进行粗糙加工，形成多个含有所述凹部的凹凸。根据此，可以制造可靠性高的半导体装置。根据此，因前端面的表面积增大，所以可以提高电可靠性。
还有，能够在凹部引入导电部件，所以能够提高对外力的可靠性。因此，能够制造可靠性高的半导体装置。
(16)该半导体装置的制造方法中，可以在所述(d)工序中把所述前端面加工成比所述导电部所述前端面的相反侧的面还要粗糙。
(17)该半导体装置的制造方法中，所述导电部的所述前端面侧的端部可以从所述半导体基板突出，在所述(d)工序中，所述凹部可以形成在所述半导体基板内部深处。根据此，凹部形成得深，因此能够提供可靠性进一步高的半导体装置。
(18)该半导体装置的制造方法中，所述(d)工序可以含有根据蚀刻去除所述导电部的所述前端面的一部分的工序。
(19)该半导体装置的制造方法中，所述半导体基板为形成多个集成电路的半导体晶片，对应于各自所述集成电路形成所述孔，在所述(d)工序后可以进一步含有切断所述半导体基板的工序。
(20)本发明的层叠型半导体装置的制造方法包括层叠具有集成电路且形成有贯通孔的半导体基板和、形成于所述贯通孔内面的绝缘层和、形成为经所述绝缘层内侧贯通所述半导体基板且在前端面具有凹部的导电部的半导体装置，经所述导电部实现电连接的工序。根据本发明，层叠具有在前端面形成凹部的导电部的半导体装置。因此，能够制造电可靠性及对外力的可靠性高的层叠型半导体装置。
(21)该层叠型半导体装置的制造方法中，可以在各所述导电部的所述凹部引入导电部件，连接上下所述半导体装置的所述导电部之间。根据此，可制造可靠性进一步高的层叠型半导体装置。
【附图说明】
图1是表示适用了本发明第一实施方案的半导体装置制造方法的图。
图2是表示适用了本发明第一实施方案的半导体装置制造方法的图。
图3是表示适用本发明第一实施方案的半导体装置制造方法的图。
图4(A)和图4(B)是表示适用了本发明第一实施方案的半导体装置制造方法的图。
图5是表示适用了本发明第一实施方案的半导体装置制造方法的图。
图6是表示适用了本发明第一实施方案的半导体装置制造方法的图。
图7是表示适用本发明实施方案的半导体装置制造方法的图。
图8是表示安装了适用本发明实施方案半导体装置的电路基板的图。
图9是表示具有适用了本发明实施方案半导体装置的电子仪器的图。
图10是表示具有适用了本发明实施方案半导体装置的电子仪器的图。
图11是表示适用了本发明第一实施方案的半导体装置制造方法变形例的图。
图12是表示适用了本发明第一实施方案的半导体装置制造方法变形例的图。
图13是表示适用了本发明第二实施方案的半导体装置制造方法的图。
图14(A)和图14(B)是表示适用了本发明第二实施方案的半导体装置制造方法的图。
图15是表示适用了本发明第二实施方案的半导体装置制造方法的图。
图16是表示适用了本发明第二实施方案的半导体装置制造方法的图。
图17是表示适用了本发明第二实施方案变形例的半导体装置制造方法的图。
图18是表示适用了本发明第二实施方案变形例的半导体装置制造方法的图。
【具体实施方式】
下面，参照附图说明适用了本发明的实施方案。只是，本发明并不局限于以下实施方案。
第一实施方案
图1～图6是为了说明适用了本发明第一实施方案的半导体装置制造方法的图。首先，准备半导体基板10(参照图1)。半导体基板10可以是半导体芯片状态，也可以是半导体晶片状态。半导体基板10上至少形成一个(半导体芯片上1个、半导体晶片上多个)集成电路(如具有晶体管和存储器的电路)12。
半导体基板10上也可以形成有多个垫14。各垫14可以电连接在集成电路12上。可以把垫14称为电极垫。垫14可以由铝形成。对于垫14的平面形状不做特别限制，但通常为矩形。半导体基板10为半导体晶片时，在成为多个半导体芯片的各区域形成两个或其以上(一组)的垫14。半导体基板10上形成有垫14的面可以称为第一面11。
半导体基板10上可以形成有一层或多层绝缘膜。该绝缘膜可以在半导体基板10的第一面11上形成。在图1所示例子中，半导体基板10上形成有绝缘膜16、18。绝缘膜16上可以形成有垫14、以及电连接集成电路12和垫14的配线(未图示)。还有，在绝缘膜16上可以形成有至少回避一部分垫14的其他绝缘膜18。绝缘膜18形成为覆盖垫14表面后，可以通过蚀刻其一部分使垫14的一部分露出。蚀刻可以使用干式蚀刻或湿式蚀刻的任意一种。绝缘膜16也可以由氧化膜形成。还有，绝缘膜18可以被称作钝化膜，可以由SiN、SiO2、聚酰亚胺树脂等形成。
接着，在半导体基板10上形成孔20。也可以在准备半导体晶片作为半导体基板10时对应于各个集成电路12形成孔20。本实施方案的半导体装置制造方法中，孔20形成为不贯通半导体基板10(参照图2)。因此，孔20可以称为凹部。孔20可以形成为几乎相同形状的断面在半导体基板10的厚度方向具有连续的部分。孔20回避集成电路12的元件和配线来形成。孔20的形成可以适用蚀刻(干式蚀刻或湿式蚀刻)。蚀刻可以在形成根据平板印刷工序形成图案的抗蚀剂膜(未图示)后进行。孔20也可以形成为与垫14遮盖(参照图2)。此时，可以在垫14形成贯通孔24后，在贯通孔24区域内形成孔20。垫14下面形成绝缘膜16时，在这里也形成贯通孔26(参照图2)。形成贯通孔24(及贯通孔26)时也可以适用蚀刻(干式蚀刻或湿式蚀刻)。或者，形成孔20也可以使用激光(如CO2激光、YAG激光等)。激光还可以适用于贯通孔24、26的形成。也可以根据一种腐蚀剂或激光连续进行孔20和贯通孔24、26的形成。
接着，如图3所示，在孔20的内面形成绝缘层30。绝缘层30可以是氧化膜。例如，半导体基板10的基材为Si时，绝缘层30可以是SiO2，也可以是SiN。绝缘层30可以在孔20的内壁面形成。本实施方案中孔20形成为凹部，因此，绝缘层30可以形成为达到孔20的底面。绝缘层30也可以形成在垫14的贯通孔24的内壁面上。绝缘层30避开垫14的一部分(如其上面)来形成。根据此，可以实现垫14和后述导电部50的电连接。另外，绝缘层30可以形成在绝缘膜18(钝化膜)上面(未图示)。覆盖垫14整个表面形成绝缘层30，蚀刻(干式蚀刻或湿式蚀刻)其一部分，使垫14的一部分露出来。蚀刻可以在形成根据平板印刷工序形成图案的抗蚀剂膜后进行(未图示)。
接着，在半导体基板10上形成导电部50。导电部50可以形成在绝缘层30内侧。导电部50，例如，可以根据如形成进行图案加工的抗蚀剂膜56的工序和、在从抗蚀剂膜56露出的部分形成导电部50的工序来形成。具体来说，从半导体基板10的第一面11侧，通过如溅射或无电解镀来形成导电膜(未图示)后，形成已进行图案加工的抗蚀剂膜56(参照图4(A))。抗蚀剂膜56可以通过平板印刷工序进行图案加工来形成。然后，也可以进行电镀形成抗蚀剂膜50(参照图4(B))。其中，形成导电部50的工序并不局限于此，可以适用如喷墨方式等公知的任何方法。孔20和垫14的贯通孔24覆盖形成时，导电部50可以形成为经贯通孔24贯通垫14。根据此，垫14和导电部50的距离缩短，因此可以制造电性能稳定且可靠性高的半导体装置。导电部50的材料不做特别限制，可以由Cu形成。本实施方案半导体装置的制造方法中导电部50可以形成为内部具有空隙51(参照图4(B))。例如，通过控制电镀时的电流密度，形成具有空隙51的导电部50。
接着，从半导体基板10露出导电部50的前端面52。如图5所示，可以从半导体基板10的第一面11的相反侧的面即第二面13露出导电部50的前端面52。根据此，能够通过导电部50电连接半导体基板10的两面。例如，也可以通过用机械研磨削第二面13，或者根据蚀刻去除一部分第二面13，露出前端面52。还有，也可以使用机械研磨和蚀刻两者露出前端面52。此时，孔20贯通半导体基板10，因此，可以说半导体基板10上形成有贯通孔21。进而，通过去除绝缘层30的一部分，露出导电部50的前端面52。绝缘层30可以通过蚀刻去除其一部分。也可以如图5所示，使导电部50从第二面13突出。根据此，层叠半导体基板10时，可以防止短路，能够制造可靠性高的层叠型半导体装置。
接着，在导电部50的前端面52形成凹部60。根据此，导电部50的前端表面积增大，因此，能够提高导电部50的电连接可靠性。还有，通过在凹部60引入导电部件，提高对外力的可靠性。即，能够制造电可靠性及对外力的可靠性高的半导体装置。此时，也可以形成具有比开口宽的内部空间的凹部60。根据此，提高凹部60的表面积，并且引入到凹部60的导电部件不易脱离，能够制造可靠性进一步高的半导体装置。
本实施方案的半导体装置制造方法中，可以从前端面52侧去除导电部50的一部分，开口空隙51，形成凹部60。例如，也可以通过蚀刻导电部50去除一部分前端面52，形成凹部60。也可以如图6所示，把导电部50的前端面52侧的端部从半导体基板10突出，把凹部60形成在达到半导体基板10内部的深度。根据此，能够形成深的凹部60，因此，可以制造电可靠性及对外力的可靠性进一步高的半导体装置。也可以通过控制空隙51的位置及大小，控制凹部60的位置及深度。还有，在前端面52形成凹部60的工序，可以与前面所述的把导电部50的前端面52从半导体基板10露出的工序(尤其是去除绝缘层30的一部分的工序)一起进行。
也可以根据以上工序，制造半导体装置1(参照图6)。还有，使用半导体晶片作为半导体基板10时，最后经过把该半导体晶片切成片的工序来制造半导体装置1。
半导体装置1具有半导体基板10。半导体基板10具有集成电路12，形成有贯通孔21。半导体装置1具有在贯通孔21内面形成的绝缘层30。半导体装置1具有导电部50。导电部50形成为通过绝缘层30内侧贯通半导体基板10。这样，导电部50的前端面52具有凹部51。其他构成可以适用上述制造方法中的内容。半导体装置1的导电部50的前端面52上形成凹部51而成。因此，能够提供电可靠性及对外力的可靠性高的半导体装置。
图9是表示层叠型半导体装置100的图。层叠型半导体装置100具有层叠过的上述半导体装置。这样，该半导体装置之间通过导电部50实现电连接。层叠型半导体装置100的制造方法包括：层叠半导体装置并经导电部50实现电连接的工序，其中，所述半导体装置(半导体装置1)具有：具有集成电路12且形成有贯通孔21的半导体基板10；形成在贯通孔21内面的绝缘层30；和形成为经绝缘层30内侧而贯通半导体基板10且在前端面52上具有凹部60的导电部50。此时，如图7所示，也可以将导电部件58引入导电部50的凹部51内，以连接上下半导体装置1的导电部50之间。通过向凹部51内引入导电部件58，从而可以制造电可靠性及对外力的可靠性高的层叠型半导体装置100。
层叠型半导体装置100可以具有配线基板90，层叠的半导体装置1可以搭载到配线基板90上。配线基板90上可以形成多个配线92。还有，也可以形成外部端子94。根据此，能够提供容易安装到电路基板等上的层叠型半导体装置100。进而，在层叠的各半导体装置1之间可以形成未图示的绝缘层(具有应力缓冲功能)。根据此，能够形成可靠性高的层叠型半导体装置100。还有，图8中表示安装了适用了本发明的实施方案的层叠型半导体装置100的电路基板1000。而且，作为具有适用本发明的实施方案的半导体装置的电子仪器，在图9表示了个人计算机2000，在图10表示了移动电话机3000。
适用了本发明第一实施方案的半导体装置的制造方法并不局限于上述方法，可以有多种变化。例如，如图11所示，把导电部55形成为填充在绝缘膜30。换句话说，导电部55形成为内部具有空隙。这样，如图12所示，对前端面57进行粗糙面加工，在前端面57形成多个含有凹部的凹凸。前端面57可以形成为比导电部55的前端面57的相反侧的面还要粗糙。例如，根据蚀刻去除导电部55的前端面57的一部分，对前端面57进行粗糙面加工。根据此，也能够形成多个凹部，所以能够制造具有同样效果的半导体装置。
第二实施方案
下面，说明适用了本发明第二实施方案的半导体装置的制造方法。本实施方案中尽量适用已经说明过的内容。
图13～图18是为了说明适用了本发明第二实施方案的半导体装置制造方法的图。首先，准备半导体基板10。半导体基板10可以适用已经说明过的内容。即半导体基板10具有集成电路12。还有，半导体基板10可以具有电连接在集成电路12上的垫14。半导体基板10上可以形成有绝缘层16、18(参照图1)。
接着，在半导体基板10上形成孔23(参照图13)。孔23形成为贯通半导体基板10。因此，孔23可以称为贯通孔。形成孔23的方法可以适用前面说明过的在半导体基板10形成孔20的任意方法。
接着，如图13所示，在孔23内面形成绝缘层32。绝缘层32可以适用前面说明的绝缘层30的内容。本实施方案中可以在含有第二面13的区域形成绝缘层32(参照图13)。
接着形成导电部70。导电部70形成为经绝缘层32内侧贯通半导体基板10。例如，在形成未图示导电膜后，形成进行图案加工的保护膜76(参照图14(A))，然后进行电镀，形成导电部70(参照图14(B))。最后，去除保护膜76及导电膜的一部分，形成导电部70(参照图15)。其中，形成导电部70的工序并不局限于此，可以适用公知的任意方法。导电部70可以形成为在内部具有空隙71。
接着，如图16所示，在导电部70的前端面72形成凹部80。从前端面72侧去除一部分导电部70，开口空隙71，形成凹部80。
可以通过以上工序制造适用了本发明实施方案的半导体装置。通过适用本发明实施方案的半导体装置能够制造与前面说明的半导体装置1具有相同效果的半导体装置。
作为变形例，如图17所示，把导电部75形成为不具有空隙71，然后如图18所示，对导电部75的前端面77进行粗糙面加工，在前端部77形成含有多个凹部的凹凸。换句话说，通过粗糙面加工在前端面77形成凹部。此时，使前端面77可以比导电部70上前端面77的相反侧的面粗糙。根据此，在前端面77形成凹部，能够制造与半导体装置1具有相同效果的半导体装置。
另外，本发明并不局限于上述实施方案，可以进行各种变化。例如，本发明包括与在实施方案中说明的构成实质上相同的构成(例如，功能、方法及结果相同的构成、或者目的和效果相同的构成)。还有，本发明包括与实施方案中说明的构成具有相同作用效果的构成或者能够达到相同目的的构成。还有，本发明包括在实施方案中说明的构成附加了公知技术的构成。