《半导体器件、制造方法以及晶体管电路.pdf》由会员分享，可在线阅读，更多相关《半导体器件、制造方法以及晶体管电路.pdf（33页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104167439A43申请公布日20141126CN104167439A21申请号201410363381X22申请日20120209201106072320110318JP201210031265920120209H01L29/778200601H01L29/40200601H01L29/423200601H01L21/33520060171申请人创世舫电子日本株式会社地址日本神奈川县72发明人竹前义博细田勉佐藤俊哉74专利代理机构北京市铸成律师事务所11313代理人孟锐54发明名称半导体器件、制造方法以及晶体管电路57摘要一种晶体管电路包括第一高电子迁移率晶体管；以及第。
2、二高电子迁移率晶体管，具有负阈值电压，其中第二高电子迁移率晶体管的源极耦接至第一高电子迁移率晶体管的栅极，以及第二高电子迁移率晶体管的栅极耦接至第一高电子迁移率晶体管的源极。本发明可以提高高电子迁移率晶体管的耐受电压。30优先权数据62分案原申请数据51INTCL权利要求书2页说明书15页附图15页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书15页附图15页10申请公布号CN104167439ACN104167439A1/2页21一种半导体器件，包括第一化合物半导体膜；层压膜，其中层叠有第二化合物半导体膜和绝缘膜；以及电极，包括第一部分和第二部分，所述第一部分嵌入在形成。
3、于所述层压膜上的凹陷中，所述第二部分在所述第一部分与所述绝缘膜这两者之上延伸，其中所述第一部分包括第一嵌入部分和第二嵌入部分，所述第一嵌入部分沿所述第二部分的延伸方向具有第一长度，所述第二嵌入部分被置于所述第一嵌入部分与所述凹陷的底部之间，且所述第二嵌入部分具有小于所述第一长度的第二长度。2根据权利要求1所述的半导体器件，其中所述凹陷抵达所述第二化合物半导体膜的内部。3根据权利要求1所述的半导体器件，其中所述凹陷抵达所述第二化合物半导体膜的表面或停止在所述第一绝缘膜的内部。4根据权利要求1至3中的任何一个所述的半导体器件，其中绝缘层被设置在所述电极与所述层压膜之间。5根据权利要求1所述的半导体。
4、器件，其中所述第二部分扩展到所述第一部分的两侧，以及所述第一嵌入部分扩展到所述第二嵌入部分的两侧。6根据权利要求1所述的半导体器件，其中所述半导体器件是高电子迁移率晶体管，所述第一化合物半导体膜是所述高电子迁移率晶体管的沟道层，所述第二化合物半导体膜是所述高电子迁移率晶体管的阻挡层，所述电极是将栅极和两个场板结合于其中的电极，以及所述延伸方向是从所述高电子迁移率晶体管的源极朝向漏极的方向。7一种半导体器件制造方法，包括以下步骤形成第一化合物半导体膜；在所述第一化合物半导体膜上形成第二化合物半导体膜；在所述第二化合物半导体膜上形成具有第一宽度的第一凹陷区；在其上形成有所述第一凹陷区的所述第二化合。
5、物半导体上形成绝缘膜；在所述绝缘膜上形成具有大于所述第一宽度的第二宽度的第二凹陷区，从而暴露出所述第一凹陷区和所述第一凹陷区的两侧；以及形成电极，该电极在所述第一凹陷区和所述第二凹陷区上方延伸，并位于所述第二凹陷区外侧的所述绝缘膜上。8根据权利要求7所述的半导体器件制造方法，还包括以下步骤在包括所形成的第二凹陷区、所暴露的第一凹陷区和该第一凹陷区两侧的所述绝缘膜上连续层压绝缘层和导电膜；以及通过蚀刻所述绝缘层和所述导电膜形成所述电极。9根据权利要求7或8所述的半导体器件制造方法，其中，所述半导体器件是高电子迁移率晶体管，所述第一化合物半导体膜是所述高电子迁移率晶体管的沟道层，权利要求书CN10。
6、4167439A2/2页3所述第二化合物半导体膜是所述高电子迁移率晶体管的阻挡层，以及所述延伸方向是从所述高电子迁移率晶体管的源极朝向漏极的方向。权利要求书CN104167439A1/15页4半导体器件、制造方法以及晶体管电路0001本申请为申请号2012100312659，申请日为2012年2月9日，发明名称为“半导体器件、制造方法以及晶体管电路”的专利申请的分案申请。技术领域0002本文讨论的实施例涉及一种半导体器件、用于制造半导体器件的方法以及晶体管电路。背景技术0003由于GAN的高击穿电场强度和高迁移率，GANHEMT高电子迁移率晶体管有望用作高功率开关器件。此处，薄绝缘层被直接设置。
7、在栅极下方以通过IC集成电路所产生的大约几伏的电压来驱动GANHEMT。如果在源极与漏极之间施加高电压，则薄绝缘层容易损坏。换句话说，GANHEMT本身的耐受电压不高。0004为了解决上述问题，提出了在GANHEMT上具有场板FP的半导体器件以下称为GANFPHEMT。根据GANFPHEMT，GANHEMT的与源极漏极电压相关的耐受电压被提高到了几百伏。例如，参考WATARUSAITO，“高电压GANHEMTS中的依赖于电流崩塌现象的场板结构”，IEEE电子器件，VOL31，2010年7月，NO7，PP559661，2010年7月。发明内容0005根据实施例的第一个方案，一种晶体管电路包括第一。
8、高电子迁移率晶体管；以及第二高电子迁移率晶体管，具有负阈值电压，其中第二高电子迁移率晶体管的源极耦接至第一高电子迁移率晶体管的栅极，以及第二高电子迁移率晶体管的栅极耦接至第一高电子迁移率晶体管的源极。0006根据实施例的第二个方案，一种半导体器件包括第一化合物半导体膜；层压膜，其中层叠有第二化合物半导体膜和绝缘膜；以及电极，包括被嵌入在形成于层压膜上的凹陷中的第一部分以及在第一部分和绝缘膜这两者之上延伸的第二部分，其中第一部分包括第一嵌入部分，沿第二部分的延伸方向具有第一长度；以及第二嵌入部分，被置于第一嵌入部分与凹陷的底部之间，且第二嵌入部分具有小于第一长度的第二长度。0007根据实施例的第。
9、三个方案，一种半导体器件制造方法包括以下步骤形成第一化合物半导体膜；在第一化合物半导体膜上形成第二化合物半导体膜；在第二化合物半导体膜上形成具有第一宽度的第一凹陷区；在其上形成有第一凹陷区的第二化合物半导体上形成绝缘膜；在绝缘膜上形成具有大于第一宽度的第二宽度的第二凹陷区，从而暴露出第一凹陷区和第一凹陷区的两侧；以及形成电极，该电极在第一凹陷区和第二凹陷区上方延伸，并位于第二凹陷区外侧的绝缘膜上。0008本发明可以提高高电子迁移率晶体管的耐受电压。附图说明说明书CN104167439A2/15页50009图1为根据第1实施例的晶体管电路的电路图；0010图2为第一高电子迁移率晶体管的剖面；00。
10、11图3为第二高电子迁移率晶体管的剖面；0012图4为示出根据第1实施例的晶体管电路的运行的视图；0013图5为示出第1实施例的变形实例的电路图；0014图6为根据第2实施例的晶体管电路的平面图；0015图7为第2实施例的变形实例的平面图；0016图8为根据第3实施例的晶体管电路的电路图；0017图9示出第一高电子迁移率晶体管的示例性剖视图；0018图10示出第二高电子迁移率晶体管的示例性剖视图；0019图11A为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面PROCESSCROSSSECTION；0020图11B为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；0。
11、021图11C为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；0022图12A为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；0023图12B为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；0024图12C为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；0025图13A为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；0026图13B为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；0027图13C为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；0028图14A为示出用于制造根据第3实施。
12、例的晶体管电路的示例性方法的工艺剖面；0029图14B为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；0030图15A为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面；以及0031图15B为示出用于制造根据第3实施例的晶体管电路的示例性方法的工艺剖面。具体实施方式0032如前所述，采用FP提高了GANHEMT的与源极漏极电压相关的耐受电压。然而，由于栅极正下方的绝缘层的厚度没有改变，因而GANFPHEMT的与源极栅极电压相关的耐受电压不高。因此，当向栅极施加大约几十伏的噪声时，GANFPHEMT会损坏。0033现在，静电噪声很容易达到几百伏。如果在源极与漏极之间施。
13、加如此高的电压，即使通过场板具有了得以增强的与源极漏极电压相关的耐受电压，仍有可能会出现损坏GANFPHEMT的情况。0034如此，高电子迁移率晶体管的耐受电压不足于用于高电压运行。0035因此，本实施例的一个方案的目的是提供一种高电子迁移率晶体管，其具有的耐受电压足于用于高电压运行。0036下面将参照附图来说明实施例。0037第1实施例00381结构说明书CN104167439A3/15页60039图1为根据本实施例的晶体管电路2的电路图。晶体管电路2包括第一高电子迁移率晶体管4以及具有负阈值电压的第二高电子迁移率晶体管6。在图1中的用虚线描绘的框中，示出第一高电子迁移率晶体管4和第二高电子。
14、迁移率晶体管6的等效电路。0040如图1所示，第二高电子迁移率晶体管6的第二源极S2耦接至第一高电子迁移率晶体管4的第一栅极G1。而且，第二高电子迁移率晶体管6的第二栅极G2耦接至第一高电子迁移率晶体管4的第一源极S1。0041图2为第一高电子迁移率晶体管4的剖面。如图2所示，第一高电子迁移率晶体管4包括设置在衬底8上的半导体异质结10。衬底8例如是SI衬底。0042如图2所示，半导体异质结10具有包括沟道层12以及堆叠在沟道层12上的阻挡层14的异质结构。例如，沟道层12是非掺杂GAN层。例如，阻挡层14是非掺杂ALGAN层或N型ALGAN层。即，例如，半导体异质结10是ALGAN/GAN异。
15、质结。0043在ALGAN/GAN异质结中，由于ALGAN阻挡层与GAN沟道层之间的晶格畸变，产生了压电极化。通过上述压电极化以及通过自发极化，在ALGAN阻挡层与GAN之间的界面处产生了二维电子气。0044如图2所示，第一高电子迁移率晶体管4包括第一源极S1、第一栅极G1、第一场板FP1以及第一漏极D1。第一场板FP1设置在第一栅极G1与第一漏极D1之间，并且通过布线15耦接至第一源极S1参考图1。0045如图2所示，诸如SIN膜等第一绝缘膜24被设置在阻挡层14上。第一栅极凹陷28被设置在层压膜26上以抵达阻挡层14的内部，其中，在层压膜26中层叠有阻挡层14和第一绝缘膜24。0046如图。
16、2所示，第一栅极G1被设置在第一栅极凹陷28中。另外，第一栅极绝缘层30被设置在第一栅极G1与层压膜26之间。第一栅极绝缘层30例如是包括ALN膜和SIN膜的层压膜。0047而且，FP凹陷28A被设置在层压膜26上以抵达阻挡层14的表面。场板FP1被设置在FP凹陷28A中。另外，FP绝缘层30A被设置在FP凹陷28A与层压膜26之间。类似于栅极绝缘层30，FP绝缘层30A例如是包括ALN膜和SIN膜的层压膜。如图2所示，上述场板FP1在第一栅极G1与第一漏极D1之间延伸。0048另外，源极凹陷29A被设置在层压膜26上以抵达阻挡层14的内部。第一源极S1的一部分被设置在源极凹陷29A中。而且，。
17、漏极凹陷29B被设置在层压膜26上以抵达阻挡层14的内部。第一漏极D1的一部分被设置在漏极凹陷中。0049由SIO2等构成的第二绝缘膜29以这样的方式设置在第一绝缘膜24上，即覆盖第一源极S1、第一栅极G1、第一场板FP1以及第一漏极D1。通过设置在第二绝缘膜29上的布线17参考图1，第一场板FP1耦接至源极S1。0050图3为第二高电子迁移率晶体管6的剖面。除了不包括第一场板FP1且第二栅极凹陷28B几乎抵达阻挡层14的表面而不透入其中之外，第二高电子迁移率晶体管6的结构与第一高电子迁移率晶体管4的结构大体相同。0051如图3所示，第二高电子迁移率晶体管6的第二栅极G2的结构和第一高电子迁移。
18、率晶体管4的第一场板FP1的结构大体相同。即，第二栅极G2被设置在第二栅极凹陷28B中，其中第二栅极凹陷28B被设置在层压膜26上以抵达阻挡层14的表面。第二栅极绝缘说明书CN104167439A4/15页7层30B被设置在第二栅极凹陷28B与层压膜26之间。0052例如，第一高电子迁移率晶体管4和第二高电子迁移率晶体管6在同一个衬底8上同时形成。例如，第一栅极绝缘层30、第二栅极绝缘层30B以及FP绝缘层30A由单绝缘层形成。0053第二高电子迁移率晶体管6的第二源极S2通过设置在第二绝缘膜29上的布线19参考图1耦接至第一高电子迁移率晶体管4的第一源极S1。0054第一HEMT4的栅极G1。
19、以及位于其附近的异质结10含第一栅极绝缘层30具有HEMT的功能。而且，第一场板FP1以及位于其附近的异质结10含FP绝缘层30A具有HEMT的功能。因此，如图1所示，第一高电子迁移率晶体管4的等效电路是包括对应于第一栅极G1的HEMT32以及对应于第一场板FP1的HEMT34以下称为第一FPHEMT的串联电路。0055对应于第一栅极G1的HEMT32的阈值例如是1V至3V。而且，位于第一栅极G1下方的绝缘层30的耐受电压以下称为第一栅极的耐受电压，其与第一源极S1和第一栅极G1之间的电压相关例如是大约10V。0056第一FPHEMT34的阈值例如是7V至8V的负电压。第一FPHEMT34的阈。
20、值的绝对值例如，7V至8V低于第一栅极G1的耐受电压例如，大约10V。以下，阈值的绝对值称为阈值绝对值。0057第一栅极G1下方的阻挡层14比第一场板FP1下方的阻挡层14薄。因此，对应于第一栅极G1的HEMT32的阈值例如，1V至3V高于第一FPHEMT的阈值例如，7V至8V。另一方面，第一栅极G1的耐受电压例如，10V低于第一场板FP1的耐受电压例如，100V。0058此处，第一场板FP1的耐受电压是位于第一场板FP1下方的绝缘层30A的耐受电压以下称为第一场板FP1的耐受电压，其与第一FPHEMT的源极栅极电压相关。第一FPHEMT的源极栅极电压是节点N1其位于第一栅极G1与第一场板FP。
21、1之间与第一场板FP1之间的电压。0059第二高电子迁移率晶体管6具有负阈值电压例如，7V至8V。此处，第二高电子迁移率晶体管6的阈值绝对值高于对应于第一栅极G1的HEMT32的阈值例如，大约1V至3V。而且，第二高电子迁移率晶体管6的栅极G2的耐受电压例如，大约100V高于第一高电子迁移率晶体管4的栅极G1的耐受电压例如，大约10V。0060此外，如图2所示，位于根据本实施例的第二高电子迁移率晶体管6的第二栅极G2下方的结构和位于第一场板FP1下方的结构大体相同。因此，第二高电子迁移率晶体管6的特性阈值、耐受电压等和第一FPHEMT34的特性大体相同。然而，位于第二高电子迁移率晶体管6下方的。
22、结构也可以与位于第一场板FP1下方的结构不同。0061此处，栅极的耐受电压是位于栅极下方的绝缘层的耐受电压接近介电击穿发生之前的电压，其中此处的绝缘层的耐受电压与对应于栅极的HEMT的源极栅极电压相关。场板的耐受电压是场板下方的绝缘层的耐受电压接近介电击穿发生之前的电压，此处的绝缘层的耐受电压与对应于场板的HEMT的源极栅极电压相关。0062下文中，栅极的耐受电压和场板的耐受电压被统称为栅极耐受电压。而且，栅极或场板下方的绝缘层的击穿被称为栅极或场板击穿。0063顺便提及的是，所述HEMT具有相对于栅极的对称结构。因此，栅极或场板的说明书CN104167439A5/15页8与漏极栅极电压有关的。
23、耐受电压大体等于栅极或场板的与源极栅极电压有关的耐受电压。00642运行0065如图1所示，第一高电子迁移率晶体管4的源极S1和漏极D1分别耦接至晶体管电路2的源极端子ST和漏极端子DT。第二高电子迁移率晶体管6的漏极D2耦接至晶体管电路2的栅极端子GT。向漏极端子DT施加正电压例如，大约几十伏，并且将地电位0V供应至源极端子ST。0066图4为示出根据本实施例的晶体管电路2的运行的视图。水平轴表示时间。垂直轴表示与接地平面相关的电压即，电位。实线表示第一高电子迁移率晶体管4的栅极G1处的电位38。虚线表示向栅极端子GT施加的电位36以下称为栅极驱动电位。图4的上部示出对应于第二高电子迁移率晶。
24、体管6的运行状态的四个阶段P1P4。0067现在，第二高电子迁移率晶体管6的源极栅极电位是第二源极S2处的电位VS2与第二栅极G2处的电位VG2之间的电位差VG2VS2。如图1所示，第二高电子迁移率晶体管6的源极S2耦接至第一栅极G1。因此，第二高电子迁移率晶体管6的源极S2处的电位VS2与第一栅极G1处的电位VG1相等VS2VG1。0068而且，第二高电子迁移率晶体管6的栅极G2处的电位VG2与第一源极处的电位VS1相等VG2VS1。此处，耦接至源极端子ST的第一源极处的电位VS1是地电位0V。因此，第二高电子迁移率晶体管6的栅极G2处的电位VG2是0VVG20V。0069因此，第二高电子迁。
25、移率晶体管6的源极栅极电位VSGVG2VS2由等式1来表示。0070VSGVG110071阶段P10072阶段P1是将施加到栅极端子GT的驱动电位以下称为栅极驱动电位保持于低电平的期间。在图4所示的实例中，低电平的电位使晶体管电路2处于不导通状态的电位电平为0V。此时，第一栅极G1的电位VG1为0V。因此，从等式1可以明显看出，第二高电子迁移率晶体管6的源极栅极电位VSG为0V。0073如前文所述，第二高电子迁移率晶体管6的阈值是负电压例如，7V至8V。因此，因为源极栅极电位VSG0V不低于阈值负电压，所以第二高电子迁移率晶体管6导通。0074阶段P20075阶段P2是从栅极驱动电位36自低电。
26、平开始上升开始并持续到升至第二高电子迁移率晶体管6的阈值绝对值的期间。在图4所示的实例中，栅极驱动电位的峰值例如，大约14V至16V大约是第一高电子迁移率晶体管4的阈值例如，大约7V至8V的两倍。此处，峰值是高电平电位。0076当栅极驱动电位开始上升时，电流经由处于导通状态的第二高电子迁移率晶体管6供应至第一栅极G1。第一高电子迁移率晶体管4的源极栅极电容通过上述电流充电。结果是，第一栅极G1处的电位38随着栅极驱动电位36上升。0077阶段P30078阶段P3是从栅极驱动电位36进一步自第二高电子迁移率晶体管6的阈值绝对说明书CN104167439A6/15页9值上升时开始、之后持续下降直到。
27、再次回到第二高电子迁移率晶体管6的阈值绝对值的期间。0079当栅极驱动电位36超过第二高电子迁移率晶体管6的阈值绝对值例如，7V至8V时，第一栅极G1处的电位VG1达到略超过第二高电子迁移率晶体管6的阈值绝对值的电位。然后，从等式1可以明显看出，第二高电子迁移率晶体管6的源极栅极电位VSG变得略低于第二高电子迁移率晶体管6的阈值。此时，第二高电子迁移率晶体管6变为不导通状态。0080由此，第一高电子迁移率晶体管4的源极栅极电容停止充电。因此，第一栅极G1处的电位VG1未上升到高于第二高电子迁移率晶体管6的阈值绝对值或上升到那种程度。0081之后，栅极驱动电位36达到高电平的电位，并且将高电平的。
28、电位保持一段时间。然后，栅极驱动电位36开始下降，并且再次达到第二高电子迁移率晶体管6的阈值绝对值。在上述期间内，第二高电子迁移率晶体管6保持在不导通状态。因此，第一栅极G1处的电位VG1维持在第二高电子迁移率晶体管6的阈值绝对值或维持在那种程度。0082阶段P40083阶段P4是在栅极驱动电位36下降到第二高电子迁移率晶体管6的阈值绝对值或更低之后的期间。0084第二高电子迁移率晶体管6的漏极栅极电压VDG是第二漏极D2的电位VD2与第二栅极G2的电位VG2之间的电位差VG2VD2。如前文所述，第二栅极G2处的电位VG2为0V。因此，第二高电子迁移率晶体管6的漏极栅极电压VDG由等式2来表示。
29、。0085VDGVD220086因此，当栅极驱动电位36变得低于第二高电子迁移率晶体管6的阈值绝对值时，第二高电子迁移率晶体管6的漏极栅极电位变为所述阈值或更高。这使得第二高电子迁移率晶体管6导通。然后，第一高电子迁移率晶体管4的源极栅极电容经由第二高电子迁移率晶体管6放电。结果是，第一栅极G1的电位38与栅极驱动电位36一起下降。0087第一高电子迁移率晶体管4的源极栅极电容继续放电直到栅极驱动电位36达到低电平。当栅极驱动电位36达到低电平时，停止放电。0088结果是，第一栅极G1处的电位38下降到低电平的电位0V，之后，维持处于低电平的电位。在栅极驱动电位36达到低电平的电位之后，第一晶。
30、体管4和第二晶体管6的状态对应于处于阶段P1的第一高电子迁移率晶体管4和第二高电子迁移率晶体管6的状态。0089导通控制0090如前文参考图4所述，第一栅极G1处的电位38与栅极驱动电位36一起上升到第二高电子迁移率晶体管6的阈值绝对值或上升到那种程度。在保持于阈值绝对值附近一段时间之后，第一栅极G1处的电位38随着栅极驱动电位36下降。如前文所述，第二高电子迁移率晶体管6的阈值绝对值例如，7V至8V高于对应于第一栅极G1的HEMT32的阈值例如，大约1V至3V。0091因此，当栅极驱动电位36达到高电平电位时，对应于第一栅极G1的HEMT32变为导通。然后，第一FPHEMT的源极即，第一节点。
31、N1与第一场板FP1之间的电位差变为0V，这样，第一FPHEMT变为导通。由此，第一高电子迁移率晶体管4变为导通。说明书CN104167439A7/15页100092另一方面，当栅极驱动电位36达到低电平时，对应于第一栅极G1的HEMT32变为不导通。然后，如后文将要描述的，第一FPHEMT34的源极与其第一场板FP1之间的电位差变为FPHEMT34的阈值或更小，这样，第一FPHEMT34变为不导通状态。由此，第一高电子迁移率晶体管4变为不导通状态。0093用这样的方式，通过栅极驱动电位36来控制第一高电子迁移率晶体管4的导通状态。0094耐受电压0095如上所述，第一栅极电位38的峰值VG1。
32、高达第二高电子迁移率晶体管6的阈值的绝对值ABSVTH，或达到那种程度。此处，第二高电子迁移率晶体管6的阈值绝对值ABSVTH例如，7V至8V低于第一栅极G1的耐受电压BV例如，大约10VVG1大约ABSVTHBV。因此，第一栅极电位VG1低于第一高电子迁移率晶体管的栅极的耐受电压VG1BV。0096此处，第一栅极电位38VG1是第一高电子迁移率晶体管4的源极栅极电压。因此，根据本晶体管电路2，通过第二高电子迁移率晶体管6，第一高电子迁移率晶体管4的源极栅极电压VG1被限制为低于第一高电子迁移率晶体管4的栅极耐受电压BV的电压。因此，向栅极端子GT施加的电位未将第一栅极G1损坏。换句话说，第一。
33、高电子迁移率晶体管4得到了第二高电子迁移率晶体管6的保护。0097例如，即使栅极驱动电位的高电平的电位高于含等于第一高电子迁移率晶体管4的耐受电压，第一栅极G1也不会损坏。而且，即使由于噪声而使得高于含等于耐受电压的电压被施加到栅极端子GT，第一栅极G1也不会损坏。0098此外，第二高电子迁移率晶体管6的耐受电压例如是大约100V。因此，即使将大约几十伏的噪声施加到栅极端子GT，第二高电子迁移率晶体管6也不会损坏。0099这样，在根据本实施例的半导体器件2中，第二高电子迁移率晶体管6将第一高电子迁移率晶体管4的源极与栅极之间的电压限制为低于第一高电子迁移率晶体管4的栅极耐受电压的电压。由此，防。
34、止了第一高电子迁移率晶体管4的破损。此处，“源极与栅极之间的电压”表示与源极和栅极之间的电压的绝对值相等的值。0100在上述说明中，假设了将正电位施加到栅极端子GT的情况。这种情况下，正电位被施加到第一栅极G1，由于所述正电位而在栅极下方的沟道层12中产生二维电子气。由此，大的电场被施加到绝缘层30和阻挡层14，这使得绝缘层30和阻挡层14更容易破损。根据本实施例，通过设置第二高电子迁移率晶体管6，限制了施加到绝缘层30和阻挡层14的电场，从而防止了绝缘层30和阻挡层14的破损。0101另一方面，当向栅极端子GT输入电位变为负值的噪声时，也向第一栅极G1施加了负电位。这种情况下，没有产生二维电。
35、子气，并且耗尽层延伸到沟道层12中。由此，难以加强施加到绝缘层30和阻挡层14的电场。因此，尽管采取了任何特殊措施，如果将电位变为负值的噪声输入到栅极端子，则根据本实施例的晶体管电路2不太容易损坏。0102场板FP10103如图1所示，第一节点N1存在于第一场板FP1与第一栅极G1之间。在将高电平的电位施加到栅极端子GT的状态下，对应于第一栅极G1的HEMT32以及第一FPHEMT34导通。此时，第一节点N1处的电位大约为0V。说明书CN104167439A108/15页110104当向栅极端子GT施加低电平的电位时，对应于第一栅极G1的HEMT32变为不导通状态。然后，在第一节点N1上寄生的。
36、寄生电容未示出经由第一FPHEMT34充电。0105通过这种充电，第一节点N1处的电位上升。当第一节点N1处的电位略超过第一FPHEMT34的阈值绝对值例如，大约7V至8V时，第一FPHEMT34的源极栅极电压变得略低于其阈值。这使得第一FPHEMT34不导通，且寄生电容也不再充电。结果是，第一节点N1处的电位变为第一FPHEMT34的阈值绝对值或达到那种程度。0106根据本实施例的第一FPHEMT34的阈值绝对值例如，大约7V至8V低于对应于第一栅极G1的HEMT32的栅极耐受电压例如，大约10V。因此，即使将高于对应于第一栅极G1的HEMT32的耐受电压与源极漏极电压相关的电位例如，几十伏。
37、施加到漏极端子DT，第一高电子迁移率晶体管4也不会损坏。换句话说，对应于第一栅极G1的HEMT32受到了第一FPHEMT34的保护。0107此外，当第一高电子迁移率晶体管4的耐受电压足够高时，或者当未给漏极端子DT施加大的电压时，不需要第一FPHEMTFP1。0108顺便提及的是，当高电子迁移率晶体管处于导通状态时，漏极电位基本为0V。因此，栅极不会损坏。另一方面，如果没有设置场板，则当高电子迁移率晶体管变为不导通时，栅极可能容易损坏。在那种情况下，当高电子迁移率晶体管变为不导通时，漏极电位的提高导致栅极破损。0109在上述实例中，对应于第一栅极G1的HEMT32的阈值是正电压。然而，对应于第。
38、一栅极G1的HEMT32的阈值也可以是负电压。0110而且，在上述实例中，将地电位供应至源极端子ST。然而，也可以将正电位或负电位供应至源极端子ST。在这种情况下，晶体管电路2以与上述说明中的基本相同的方式来运行，只是需要将供应至源极端子ST的电位从地电位替换为负电位或正电位。由于与上述相同的原因，晶体管电路2的栅极耐受电压也变得较高。01113变形实例0112图5为示出本实施例的变形实例2A的电路图。如图5所示，在变形实例2A中，设置了与第二高电子迁移率晶体管6串联耦接的第三高电子迁移率晶体管40。0113第三高电子迁移率晶体管40的第三栅极G3耦接至第一高电子迁移率晶体管4的第一漏极D1。。
39、第三高电子迁移率晶体管40的阈值是负电压。而且，第三高电子迁移率晶体管40的阈值绝对值高于第一高电子迁移率晶体管4的阈值，且低于第一高电子迁移率晶体管4的栅极耐受电压。通过将第三高电子迁移率晶体管40配置为与第二高电子迁移率晶体管6基本相同的结构来获得这种特性。0114在上述“2运行”中，作为前提，源极端子ST处的电位低于漏极端子DT处的电位。然而，源极端子ST处的电位不总是低于漏极端子DT处的电位。例如，当较大的噪声电流在将接地层连接至源极端子ST的布线中流动时，出现了源极端子ST处的电位高于漏极端子DT处的电位的情况。0115这种情况下，因为源极端子ST处的高电位被施加到第二高电子迁移率晶。
40、体管6的栅极，所以第二高电子迁移率晶体管6不容易变为不导通状态。因此，当向栅极端子GT施加栅极驱动电位时，第二高电子迁移率晶体管6难以限制第一栅极G1的电位上升。0116作为对比，包括栅极G3被耦接至较低电位侧的漏极端子DT的第三高电子迁移说明书CN104167439A119/15页12率晶体管40容易变为不导通状态。因此，如果栅极驱动电位上升，则第三高电子迁移率晶体管40变为不导通状态，并限制第一栅极G1的电位上升。0117此时，第一栅极G1与第一源极S1之间的电位差或源极栅极电压被限制为第三高电子迁移率晶体管40的阈值绝对值或达到那种程度。上述阈值绝对值低于第一高电子迁移率晶体管4的耐受电。
41、压。因此，根据变形实例2A，即使源极端子ST处的电位变得高于漏极端子处的电位，也可以防止第一栅极G1破损。0118另外，第三高电子迁移率晶体管40的阈值绝对值高于对应于第一栅极G1的HEMT32的阈值。因此，第三高电子迁移率晶体管40没有防止第一高电子迁移率晶体管4导通。此处，也可以将第三高电子迁移率晶体管40设置在第一栅极G1与第二高电子迁移率晶体管6之间。0119第2实施例0120图6为根据本实施例的晶体管电路2B的平面图。在第1实施例中，一个第一高电子迁移率晶体管4耦接至一个第二高电子迁移率晶体管6。另一方面，如图6所示，在根据本实施例的晶体管电路2B中，多个第一高电子迁移率晶体管4耦接。
42、至一个第二高电子迁移率晶体管6。此处，第一高电子迁移率晶体管4和第二高电子迁移率晶体管6是在同一个衬底上形成的器件。0121第一高电子迁移率晶体管4和第二高电子迁移率晶体管6的结构与根据第1实施例参考图2、图3得以描述的第一高电子迁移率晶体管和第二高电子迁移率晶体管的结构大体相同。例如，通过离子注入形成位于包括多个第一高电子迁移率晶体管4的区域与包括第二高电子迁移率晶体管6的区域之间的区域，以具有高电阻。0122源极端子ST、漏极端子DT以及栅极端子GT是被设置在第二绝缘膜29中的电极焊盘参考图2、图3。被设置在第二绝缘膜29上的布线42A、布线42B、布线42C耦接至上述电极焊盘。第一源极S。
43、1和第二源极S2、第一漏极D1和第二漏极D2、第一栅极G1和第二栅极G2以及场板FP1以下称为第一源极S1、S2等耦接至布线42A、布线42B、布线42C。第一源极S1、S2等与布线42A、布线42B、布线42C通过被设置在第二绝缘膜29上的引出电极44而耦接。此处，在图6中，在透视第二绝缘膜29的状态下画出第一源极S1、S2等。0123如上所述，第一高电子迁移率晶体管4和第二高电子迁移率晶体管6的结构与第1实施例中描述的第一高电子迁移率晶体管和第二高电子迁移率晶体管的结构大体相同。然而，每一个第一高电子迁移率晶体管4的第一源极S1和第一漏极D1由每一个相邻的第一高电子迁移率晶体管4共用。01。
44、24如图6所示，在根据本实施例的晶体管电路2B中，多个第一高电子迁移率晶体管4耦接至源极端子ST和漏极端子DT。因此而获得高输出功率。0125图7为本实施例的变形实例2C的平面图。在变形实例2C中，多个第二高电子迁移率晶体管6被置于晶体管电路2C的中心部分。另外，在变形实例2C中，设置了多个包括多个第一高电子迁移率晶体管4未示出的晶体管区46。0126多个第二晶体管6分别耦接至多个第一高电子迁移率晶体管4，其中每一个第一高电子迁移率晶体管4被包括在多个晶体管区46的任何一个中。因此，被置于中心部分的多个第二高电子迁移率晶体管6共同限制了设置在变形实例2C中的第一高电子迁移率晶体管4的栅极电压的。
45、上升。说明书CN104167439A1210/15页130127因为布线42A、布线42B、布线42C的电阻与寄生电容的影响，使得施加到第一高电子迁移率晶体管4的电压因器件不同而不同。由此，在具有多个第一高电子迁移率晶体管4的晶体管电路中会容易出现异常运行。0128在晶体管电路2C两端处，施加到第一高电子迁移率晶体管4的电压离散度趋于较大。如图7所示，为了解决此问题，根据本实施例，通过在中心部分配置多个第二高电子迁移率晶体管6来减缓所施加电压的离散度。由此，抑制第一高电子迁移率晶体管4的异常运行。0129此外，可以仅仅通过以分布方式配置多个第二高电子迁移率晶体管6来减缓所施加电压的离散度。01。
46、30第3实施例0131图8为根据本实施例的晶体管电路2D的电路图。如图8所示，晶体管电路2D与第1实施例的晶体管电路2相似。因此，将省略对与第1实施例的晶体管电路2共同的部分的说明。0132如图8所示，晶体管电路2D包括第一高电子迁移率晶体管4A和第二高电子迁移率晶体管6A。01331第一高电子迁移率晶体管0134第一高电子迁移率晶体管4A包括第一栅极G1、第一场板FP1A以及第二场板FP2。0135与第1实施例中的第一场板FP1类似，第一场板FP1A是被设置在第一栅极G1与第一漏极D1之间的场板。第一场板FP1A可以是其一部分在第一栅极G1与第一漏极D1之间延伸的场板参考后文描述的“栅极和场。
47、板结构”。0136第二场板FP2是被设置在第一场板FP1A与第一漏极D1之间的场板。场板FP2可以是其一部分在第一场板FP1A与第一漏极D1之间延伸的场板参考后文描述的“栅极和场板结构”。0137如图8所示，第一高电子迁移率晶体管4A包括对应于第一栅极G1的HEMT32、对应于第一场板FP1A的第一FPHEMT34A以及对应于第二场板FP2的第二FPHEMT48。0138与第1实施例类似，对应于第一栅极G1的HEMT32具有正阈值例如，1V至3V。而且，第一FPHEMT34A具有负阈值电压例如，大约7V至8V。第二FPHEMT48具有低于第一FPHEMT34A的阈值的负阈值电压例如，大约80V。
48、。0139而且，与第1实施例类似，源极端子ST接地，并且将正电位供应至漏极端子DT。另一方面，与第1实施例中的第一场板FP1不同，第一场板FP1A耦接至第一栅极G1。而且，第二场板FP2耦接至第一栅极G1。0140当向第一栅极G1施加低电平电位例如，0V时，对应于第一栅极G1的HEMT32变为不导通。此时，第一场板FP1A的电位是低电平电位。因此，第一节点N1处的电位第一栅极G1与第一场板FP1A之间的节点上升到将第一FPHEMT34A的阈值绝对值例如，7V至8V与低电平电位例如，0V相加的电位。0141与第1实施例类似，第一FPHEMT34A的阈值绝对值例如，大约7V至8V低于第一栅极G1的。
49、栅极耐受电压例如，大约10V。因此，第一栅极G1没有被第一节点N1处的电位损坏。0142类似地，当向第一栅极G1施加低电平电位时，第二节点N2处的电位上升到将第二说明书CN104167439A1311/15页14FPHEMT48的阈值绝对值例如，大约80V与低电平电位例如，大约0V相加的电位。第二节点N2是第一场板FP1A与第二场板FP2之间的节点。0143第二FPHEMT48的阈值绝对值例如，80V或大约80V低于第一FPHEMT34A的栅极耐受电压例如，100V或大约100V。因此，第一场板FP1A没有被第二节点N2处的电位损坏。0144第二场板FP2的栅极耐受电压例如，大约1KV高于第一FPHEMT34A的栅极耐受电压例如，大约100V。因此，即使将高于第一场板FP1A的栅极耐受电压的电位施加到漏极端子DT，第二FPHEMT48也不会损坏。0145因此，根据本实施例，晶体管电路2D的与源极端子ST和漏极端子DT之间的电压相关的耐受电压变得高于第1实施例和第2实施例中不包括第二场板FP2的晶体管电路的耐受电压。例如，即使将大约几百伏的噪声电压输入到漏极端子DT，晶体管电路2D也不会损坏。01462第二高电子迁移率晶体管0147第二高电子迁移率晶体管6A包括第二栅极G2和第三场板FP3。第二栅极G2和第三场板FP3耦接至第一高电子迁移率晶体管4A的源极。