《一种基于离散时间增量型ΣΔADC的X射线CCD读出系统.pdf》由会员分享，可在线阅读，更多相关《一种基于离散时间增量型ΣΔADC的X射线CCD读出系统.pdf（14页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104168022A43申请公布日20141126CN104168022A21申请号201410388116722申请日20140808H03M1/12200601G01T1/2020060171申请人复旦大学地址200433上海市杨浦区邯郸路220号72发明人曹骁飞王艳朝易婷洪志良74专利代理机构上海正旦专利代理有限公司31200代理人陆飞盛志范54发明名称一种基于离散时间增量型ADC的X射线CCD读出系统57摘要本发明涉及一种基于离散时间增量型ADC的低功耗低噪声的X射线CCD信号读出系统，该系统由前端读出电路、数字控制单元和离散时间增量型ADC构成。其中前端读出电路提供。
2、增益并调节输入信号至ADC的动态范围，离散时间增量型ADC对信号进行模数转换，数字控制单元可以调节前端放大器的增益，改变前端输出的浮置电平的高度和前后调节ADC采样的时间窗口。其中，离散时间增量型ADC有两个通道，每个通道分别由预调制器，增量型调制器和降采样滤波器组成，通过特殊的截断系数的梳状滤波器实现CCD信号的量化。该X射线CCD读出系统工作在电源电压33V下，读出速率100KHZ时，精度可以达到1011位，等效读出噪声小于10个电子，能够满足实际科学研究和应用的要求。51INTCL权利要求书3页说明书6页附图4页19中华人民共和国国家知识产权局12发明专利申请权利要求书3页说明书6页附图。
3、4页10申请公布号CN104168022ACN104168022A1/3页21一种基于离散时间增量型ADC的X射线读出系统，由前端读出电路（1）、离散时间增量型ADC（2）和数字控制单元（3）组成，其特征在于所述的前端读出电路（1）的VINP输入端、VINN输入端分别与外部的模拟输入信号VINP、VINN相连；其CLAMP1输入端、CLAMP2输入端、DAC_EN输入端分别与所述的数字控制单元（2）的CLAMP1输出端、CLAMP2输出端、DAC_EN输出端相连；其VOUTP输出端、VOUTN输出端分别与所述的离散时间增量型ADC（3）的VINP输入端、VINN输入端相连；所述的数字控制单元（。
4、2）的CLK输入端与外部的时钟输入信号CLK相连；其RST输入端与外部的CCD复位同步信号RST相连；其CS输入端、SCLK输入端、MOSI输入端分别与外部的SPI写入信号CS、SCLK、MOSI相连；其CLK1输出端、RST1输出端、DEINT1输出端、INT1输出端、POST1输出端分别与所述的离散时间增量型ADC（3）的CLK1输入端、RST1输入端、DEINT1输入端、INT1输入端、POST1输入端相连；其CLK2输出端、RST2输出端、DEINT2输出端、INT2输出端、POST2输出端分别与所述的离散时间增量型ADC（3）的CLK2输入端、RST2输入端、DEINT2输入端、IN。
5、T2输入端、POST2输入端相连；所述的离散时间增量型ADC（3）的VCOM输入端与外部的模拟共模信号VCOM相连；其输出与DOUT输出端相连，输出读出系统的处理结果。2根据权利要求1所述的基于离散时间增量型ADC的X射线读出系统，其特征在于所述的前端读出电路（1）由两个跨导放大器、8个电容、四个开关和1个DAC组成；其中，电容C1P的一端与所述输入端VINP相连，另一端与跨导放大器OTA1的同相输入端、开关S1P的一端和电容C2P的一端相连；电容C1N的一端与所述输入端VINN相连，另一端与跨导放大器OTA1的反相输入端、开关S1N的一端和电容C2N的一端相连；电容C2P的另一端、开关S1P。
6、的另一端、电容C3P的一端与跨导放大器OTA1的反相输出端相连；电容C2N的另一端、开关S1N的另一端、电容C3N的一端与跨导放大器OTA1的同相输出端相连；电容C3P的另一端与跨导放大器OTA2的同相输入端、开关S2P的一端、电容C5P的一端和电容C4P的一端相连；电容C3N的另一端与跨导放大器OTA2的反相输入端、开关S2N的一端、电容C5N的一端和电容C4N的一端相连；电容C4P的另一端、开关S2P的另一端、跨导放大器OTA2的反相输出端与所述输出端VOUTP相连；电容C4N的另一端、开关S2N的另一端、跨导放大器OTA2的同相输出端与所述输出端VOUTN相连；开关S1P的控制端和开关S。
7、1N的控制端与所述输入端CLAMP1相连；开关S2P的控制端和开关S2N的控制端与所述输入端CLAMP2相连；DAC的输入控制信号与所述输入端DAC_EN相连；电容C5P的另一端与DAC的同相输出端相连；电容C5N的另一端与DAC的反相输出端相连。3根据权利要求1所述的基于离散时间增量型ADC的X射线读出系统，其特征在于所述的数字控制单元（2）由SPI模块、清零信号发生电路和CLAMP状态机、CHANNEL1状态机和CHANNEL2状态机组成；外部输入时钟信号CLK与清零信号发生电路和上述三个状态机相连；外部输入清零信号RST与清零信号发生电路和CLAMP状态机相连；清零信号发生电路产生通道1。
8、的清零信号RST1和通道2的清零信号RST2，分别与状态机CHANNEL1和状态机CHANNEL2相连；外部输入信号MOSI、CS和SCLK与SPI相连，SPI的输出SDAC、SCLAMP1和SCLAMP2与状态机CLAMP相连，SPI的输出S1S7与状态机CHANNEL1和状态机CHANNEL2权利要求书CN104168022A2/3页3相连；数字控制单元（2）通过写入SPI寄存器的值实现对前端读出电路（1）中的钳位开关导通时间和ADC采样时间的配置。4根据权利要求1所述的基于离散时间增量型ADC的X射线读出系统，其特征在于所述的离散时间增量型ADC（3）有两个通道，每个通道分别由预调制器、。
9、增量型调制器和降采样滤波器组成；其中，第一预调制器由6个采样开关组成；第一预调制器的第一个采样开关的一端与所述的增量型ADC（3）的输入端VINP相连，另一端与第一增量型调制器的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端DEINT1相连；第一预调制器的第二个采样开关的一端与所述的增量型ADC（3）的输入端VINN相连，另一端与第一增量型调制器的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端INT1相连；第一预调制器的第三个采样开关的一端与所述的增量型ADC（3）的输入端VCOM相连，另一端与第一增量型调制器的同相输入端相连，它的控制信号与所述的增量型ADC（。
10、3）的输入端POST1相连；第一预调制器的第四个采样开关的一端与所述的增量型ADC（3）的输入端VINN相连，另一端与第一增量型调制器的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端DEINT1相连；第一预调制器的第五个采样开关的一端与所述的增量型ADC（3）的输入端VINP相连，另一端与第一增量型调制器的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端INT1相连；第一预调制器的第六个采样开关的一端与所述的增量型ADC（3）的输入端VCOM相连，另一端与第一增量型调制器的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端POST1相连；第二预调制器同。
11、样由6个选通开关组成；第二预调制器的第一个采样开关的一端与所述的增量型ADC（3）的输入端VINP相连，另一端与第二增量型调制器的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端DEINT2相连；第二预调制器的第二个采样开关的一端与所述的增量型ADC（3）的输入端VINN相连，另一端与第二增量型调制器的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端INT2相连；第二预调制器的第三个采样开关的一端与所述的增量型ADC（3）的输入端VCOM相连，另一端与第二增量型调制器的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端POST2相连；第二预调制器的第四个。
12、采样开关的一端与所述的增量型ADC（3）的输入端VINN相连，另一端与第二增量型调制器的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端DEINT2相连；第二预调制器的第五个采样开关的一端与所述的增量型ADC（3）的输入端VINP相连，另一端与第二增量型调制器的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端INT2相连；第二预调制器的第六个采样开关的一端与所述的增量型ADC（3）的输入端VCOM相连，另一端与第二增量型调制器的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端POST2相连；第一增量型调制器的时钟信号CLK1和清零信号RST1分别与所述。
13、的增量型ADC（3）的输入端CLK1和输入端RST1相连，第一增量型调制器的输出端与第一降采样滤波器的输入端相连；第一降采样滤波器的时钟信号CLK1和清零信号RST1分别与所述的增量型ADC（3）的输入端CLK1和输入端RST1相连；第二增量型调制器的时钟信号CLK2和清零信号RST2分别与所述的增量型ADC（3）的输入端CLK2权利要求书CN104168022A3/3页4和输入端RST2相连，第二增量型调制器的输出端与第二降采样滤波器的输入端相连；第二降采样滤波器的时钟信号CLK2和清零信号RST2分别与所述的增量型ADC（3）的输入端CLK2和输入端RST2相连；第一降采样滤波器和第二降采。
14、样滤波器的输出端与一个二选一的MUX相连，MUX将两路信号合并成一路后从输出端DOUT输出。5根据权利要求4所述的基于离散时间增量型ADC的X射线读出系统，其特征在于所述的第一降采样滤波器和第二降采样滤波器为了实现对带预调制器的增量型调制器的解调，采用一个截断系数的梳状滤波器结构；降采样模块的降采样时钟由内部数字状态机产生非均匀的降采样时钟。权利要求书CN104168022A1/6页5一种基于离散时间增量型ADC的X射线CCD读出系统技术领域0001本发明属于集成电路设计技术领域，具体涉及一种基于增量型ADC的X射线CCD读出系统。技术背景0002X射线CCD照相机在近些年来逐渐成为应用于X射。
15、线天文望远镜的主流探测器。X射线CCD具有非常高的能量分辨率和角度分辨率。为达到高精度低噪声的要求，传统的X射线CCD读出系统通常是用分立元件所组成的，但是分立元件组成的读出系统重量和功耗非常大，很大程度上增加了火箭发射的成本。此外，由于传统的读出系统的读出速率很低，读出整个CCD平面的一帧图像信号需要几秒钟甚至更长的时间，导致了CCD读出系统的时间分辨率已不足以满足天体物理学等研究的需要。近些年来，专用集成电路芯片ASIC正逐渐替代传统的分立器件，成为主流的X射线读出系统的解决方案。专用集成电路芯片可以进行定制电路设计来达到特定的精度、噪声和读出速率的指标。随着集成电路工艺的不断发展，集成电。
16、路芯片的面积、速度和功耗不断降低，集成电路相比传统的分立元件的优势愈发显著。通过设计单芯片多通道并行处理CCD信号可以提高整个系统的读出速率。0003为消除CCD输出信号中的低频噪声、失调和1/F噪声，通常都需要采用相关双采样技术CDS降低噪声。相关双采样技术对浮置电平和信号电平两次采样并相减，一般认为这两次采样中包含相同的低频噪声分量和失调分量，由此实现了降噪的目的。而在实际电路中，还存在白噪声、高频噪声和开关噪声等，这些噪声不能通过CDS技术得到很好的消除，因此在CDS技术的基础上，又发明了积分相关双采样的技术ICDS。ICDS通过对浮置电平和信号电平在一定时间内积分，它的传输函数相当于一。
17、个带通滤波器，既消除了低频噪声，又可以滤除高频噪声。类似于ICDS的技术是多次采样CDS，这种技术是通过对浮置电平和信号电平进行多次采样求平均值来达到降低噪声的目的。0004ADC适合应用于低噪声X射线读出系统，由于ADC本身的过采样特性，可以通过对一个像素信号的浮置电平和信号电平进行过采样从而降低读出电路的噪声。但是，传统的ADC需要非常复杂的数字滤波器，数字滤波器的响应时间很长，数字输出与模拟输入没有一一对应的关系，无法应用于图像信号读出应用。近几年来，一种增量型ADC架构被提出并在高精度仪器仪表测量领域得到广泛应用。增量型ADC的优点是具有输入输出的一一对应关系，其数字滤波器具有零延时的。
18、输出特性，因此非常适合应用于X射线CCD读出系统。发明内容0005本发明的目的在于提供一种基于增量型ADC的低功耗低噪声的X射线读出系统。0006本发明提供的低功耗低噪声的X射线CCD读出系统，由前端读出电路（1）、数字控制单元（2）和离散时间增量型ADC（3）构成。说明书CN104168022A2/6页60007所述的前端读出电路（1）的VINP输入端和VINN输入端分别与外部的模拟输入信号VINP和VINN相连；其CLAMP1输入端，CLAMP2输入端和DAC_EN输入端分别与所述的数字控制单元（2）的CLAMP1输出端，CLAMP2输出端和DAC_EN输出端相连；其VOUTP输出端和VO。
19、UTN输出端分别与所述的离散时间增量型ADC（3）的VINP输入端和VINN输入端相连；所述的数字控制单元（2）的CLK输入端与外部的时钟输入信号CLK相连；其RST输入端与外部的CCD复位同步信号RST相连；其CS输入端，SCLK输入端和MOSI输入端分别与外部的SPI写入信号CS，SCLK和MOSI相连；其CLK1输出端，RST1输出端，DEINT1输出端，INT1输出端，POST1输出端分别与所述的离散时间增量型ADC（3）的CLK1输入端，RST1输入端，DEINT1输入端，INT1输入端，POST1输入端相连；其CLK2输出端，RST2输出端，DEINT2输出端，INT2输出端，PO。
20、ST2输出端分别与所述的离散时间增量型ADC（3）的CLK2输入端，RST2输入端，DEINT2输入端，INT2输入端，POST2输入端相连；所述的离散时间增量型ADC（3）的VCOM输入端与外部的模拟共模信号VCOM相连；其输出与DOUT输出端相连，输出读出系统的处理结果。0008本发明中，所述的前端读出电路（1）由两个跨导放大器、8个电容、四个开关和1个DAC组成。其中，电容C1P的一端与所述输入端VINP相连，另一端与跨导放大器OTA1的同相输入端、开关S1P的一端和电容C2P的一端相连；电容C1N的一端与所述输入端VINN相连，另一端与跨导放大器OTA1的反相输入端、开关S1N的一端和。
21、电容C2N的一端相连；电容C2P的另一端、开关S1P的另一端和电容C3P的一端与跨导放大器OTA1的反相输出端相连；电容C2N的另一端、开关S1N的另一端和电容C3N的一端与跨导放大器OTA1的同相输出端相连；电容C3P的另一端与跨导放大器OTA2的同相输入端、开关S2P的一端、电容C5P的一端和电容C4P的一端相连；电容C3N的另一端与跨导放大器OTA2的反相输入端、开关S2N的一端、电容C5N的一端和电容C4N的一端相连；电容C4P的另一端、开关S2P的另一端、跨导放大器OTA2的反相输出端与所述输出端VOUTP相连；电容C4N的另一端、开关S2N的另一端、跨导放大器OTA2的同相输出端与。
22、所述输出端VOUTN相连；开关S1P的控制端和开关S1N的控制端与所述输入端CLAMP1相连；开关S2P的控制端和开关S2N的控制端与所述输入端CLAMP2相连；DAC的输入控制信号与所述输入端DAC_EN相连；电容C5P的另一端与DAC的同相输出端相连；电容C5N的另一端与DAC的反相输出端相连。0009本发明中，所述的数字控制单元（2）由SPI模块，清零信号发生电路和CLAMP状态机、CHANNEL1状态机和CHANNEL2状态机组成。外部输入时钟信号CLK与清零信号发生电路和上述三个状态机相连；外部输入清零信号RST与清零信号发生电路和CLAMP状态机相连；清零信号发生电路产生通道1的清。
23、零信号RST1和通道2的清零信号RST2，他们分别与状态机CHANNEL1和状态机CHANNEL2相连。外部输入信号MOSI，CS和SCLK与SPI相连，SPI的输出SDAC，SCLAMP1和SCLAMP2与状态机CLAMP相连，SPI的输出S1S7与状态机CHANNEL1和状态机CHANNEL2相连。数字控制单元（2）通过写入SPI寄存器的值实现对前端读出电路（1）中的钳位开关导通时间和ADC采样时间的配置。0010本发明中，所述的离散时间增量型ADC（3）有两个通道，每个通道分别由预调制器，增量型调制器和降采样滤波器组成。预调制器1由6个采样开关组成；预调制器1的第一个采样开关的一端与所述。
24、的增量型ADC（3）的输入端VINP相连，另一端与说明书CN104168022A3/6页7增量型调制器1的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端DEINT1相连；预调制器1的第二个采样开关的一端与所述的增量型ADC（3）的输入端VINN相连，另一端与增量型调制器1的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端INT1相连；预调制器1的第三个采样开关的一端与所述的增量型ADC（3）的输入端VCOM相连，另一端与增量型调制器1的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端POST1相连；预调制器1的第四个采样开关的一端与所述的增量型ADC。
25、（3）的输入端VINN相连，另一端与增量型调制器1的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端DEINT1相连；预调制器1的第五个采样开关的一端与所述的增量型ADC（3）的输入端VINP相连，另一端与增量型调制器1的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端INT1相连；预调制器1的第六个采样开关的一端与所述的增量型ADC（3）的输入端VCOM相连，另一端与增量型调制器1的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端POST1相连；预调制器2同样由6个选通开关组成；预调制器2的第一个采样开关的一端与所述的增量型ADC（3）的输入端VIN。
26、P相连，另一端与增量型调制器2的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端DEINT2相连；预调制器2的第二个采样开关的一端与所述的增量型ADC（3）的输入端VINN相连，另一端与增量型调制器2的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端INT2相连；预调制器2的第三个采样开关的一端与所述的增量型ADC（3）的输入端VCOM相连，另一端与增量型调制器2的同相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端POST2相连；预调制器2的第四个采样开关的一端与所述的增量型ADC（3）的输入端VINN相连，另一端与增量型调制器2的反相输入端相连，它的控。
27、制信号与所述的增量型ADC（3）的输入端DEINT2相连；预调制器2的第五个采样开关的一端与所述的增量型ADC（3）的输入端VINP相连，另一端与增量型调制器2的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端INT2相连；预调制器2的第六个采样开关的一端与所述的增量型ADC（3）的输入端VCOM相连，另一端与增量型调制器2的反相输入端相连，它的控制信号与所述的增量型ADC（3）的输入端POST2相连；增量型调制器1的时钟信号CLK1和清零信号RST1分别与所述的增量型ADC（3）的输入端CLK1和输入端RST1相连，增量型调制器1的输出端与降采样滤波器1的输入端相连；降采样滤波。
28、器1的时钟信号CLK1和清零信号RST1分别与所述的增量型ADC（3）的输入端CLK1和输入端RST1相连；增量型调制器2的时钟信号CLK2和清零信号RST2分别与所述的增量型ADC（3）的输入端CLK2和输入端RST2相连，增量型调制器2的输出端与降采样滤波器2的输入端相连；降采样滤波器2的时钟信号CLK2和清零信号RST2分别与所述的增量型ADC（3）的输入端CLK2和输入端RST2相连；降采样滤波器1和降采样滤波器2的输出端与一个二选一的MUX相连，MUX将两路信号合并成一路后从输出端DOUT输出。0011本发明中，所述的降采样滤波器1和降采样滤波器2为了实现对带预调制器的增量型调制器的。
29、解调，采用了一个截断系数的梳状滤波器结构。梳状滤波器的系统结构与传统的梳状滤波器结构类似，降采样模块的降采样时钟由内部数字状态机产生非均匀的说明书CN104168022A4/6页8降采样时钟。0012本发明的基于离散时间增量型ADC的低功耗低噪声的X射线读出系统工作具有高线性度、低读出噪声的优点，与传统分立器件实现的系统相比，减小了体积、重量和功耗，因此本发明应用于天文X射线读出系统中具有较大的优势。附图说明0013图1是本发明的基于增量型ADC的X射线CCD读出电路的系统框图。0014图2是本发明的基于增量型ADC的X射线CCD读出系统中的主要信号波形图。0015图3是本发明的带有钳位开关导。
30、通时间调节的前端读出电路结构图。0016图4是本发明的数字控制单元的系统框图。0017图5是当NS50，NP238时本发明的用于解调增量型调制器的截断系数的梳状滤波器的时序图。具体实施方式0018以下结合附图和实施例对本发明作进一步说明。0019图1是本发明的基于增量型ADC的X射线CCD读出电路的系统框图。输入的CCD信号如图2中所示，主要包括3个部分复位信号，浮置电平和信号电平，浮置电平和信号电平的差表示这个像素点X射线信号的能量大小。实际的CCD信号上存在时钟馈通、毛刺信号和1/F噪声，因此通常使用相关双采样技术对CCD信号进行处理。整个系统由前端读出电路（1），数字控制单元（2）和增量。
31、型ADC（3）组成。前端读出电路对CCD读出信号进行放大，数字控制单元通过输出钳位控制信号CLAMP1，CLAMP2和DAC控制信号DAC_EN调节前端输出的信号幅度和直流分量，目的是能够充分利用ADC的输入动态范围。前端电路的输出连接到后面的增量型ADC，由于CCD读出信号最大速率为100KHZ，而单通道ADC从采样信号到输出有一个周期延时，因此ADC最快处理速率为50KHZ，需要两个通道交替对输入信号采样，输出端通过一个二选一开关合并两个ADC的数据。ADC的采样控制信号和门控时钟由数字控制部分产生，采样控制信号可以避免ADC采样到CCD信号中的时钟馈通毛刺信号。增量型调制器的时钟为数字控。
32、制部分所产生的门控时钟，当调制器不采样时，门控时钟不翻转，从而减少了ADC的数字部分的功耗。数字控制部分的主要组成是SPI模块、清零信号发生电路、CLAMP状态机、CHANNEL1状态机和CHANNEL2状态机组成，SPI通过外部写入寄存器实现对前端读出电路（1）的钳位开关导通时间和ADC采样时间的配置。0020图2给出了本发明的基于增量型ADC的X射线CCD读出电路中的主要信号波形。数字控制单元的输入是16MHZ的时钟和频率为100KHZ的清零信号RST。数字控制单元会将RST分频为2个频率为50KHZ的清零信号RST1和RST2作为通道1和通道2的清零信号。DEINT1,INT1和POST。
33、1为预调制器1的控制选通信号；DEINT2,INT2和POST2为预调制器2的控制选通信号。当RST1出现高电平时，对增量型调制器内部的积分器清零，调制器1开始工作，首先是DEINT1为高电平有效，相应的控制开关导通，增量型调制器输入级采样前端读出电路的信号VINPVINN，第一阶段采样NS个点，采样窗口长度为NS个时钟周期；当DEINT1变为低电平时，门控时钟CLK1不翻转，调制器停止采样，可以说明书CN104168022A5/6页9避免采样浮置电平和信号电平之间的馈通毛刺信号；当INT1为高电平有效时，相应的控制开关导通，增量型调制器输入级采样前端读出电路的信号VINNVINP，这样调制器。
34、反相采样了信号电平，因此得到的结果为浮置电平和信号电平的差，第二阶段同样是采样NS个点，采样窗口长度为NS个时钟周期；最后一个阶段POST1为高电平有效，相应的控制开关导通，增量型调制器输入级采样共模电平VCOMVCOM0，调制器采样零信号，这个阶段采样NP个点，通过POST阶段可以提高调制器的转换精度。当调制器1还工作在POST时，无法对输入信号进行采样，这时就由通道2的增量型ADC对CCD信号的浮置电平和信号电平进行采样，采样过程与通道1相同。每个通道的调制器处理一个像素点需要工作2NSNP个时钟周期，其中NS和NP可以通过SPI来配置。0021图3是本发明中的前端读出电路结构图，主要由两。
35、级增益放大器组成，每级增益可以固定，也可以调整。开关S1P，S1N，S2P，S2N，S3P，S3N，S4P，S4N为钳位开关，通过短接运放输入端和输出端来确定运放的直流工作点。钳位开关断开的时间可以通过SPI配置，通过改变钳位结束的时间可以调节前置放大器输出的CCD浮置电平的值，钳位开关控制信号CLAMP1和CLAMP2的波形图如图2中所示。由于CCD信号本身信号电平总是小于浮置电平，因此ADC量化的值总是一个小于0的信号，ADC正半部分的输入动态范围没有被充分利用。为解决这个问题，需要在第一级放大器和第二级放大器之间，加入DAC的方波输入；DAC的输入控制信号DAC_EN波形图如图2中所示，。
36、当DAC_EN为高电平时DAC输出差分为0V，当DAC_EN为低电平时DAC输出为几个不同的可调差分电压值（通过SPI来调节），如200MV，400MV等。通过调节钳位开关的导通时间可以同时改变浮置电平和信号电平的高度，而DAC会增加信号电平的高度，钳位导通时间调节和DAC的调节共同配合，从而可以使CCD信号电平的动态范围关于0对称。0022图4是本发明的数字控制单元的系统框图。清零信号发生电路可以产生2个通道所需的清零信号；SPI的输出SDAC，SCALMP1和SCLAMP2与状态机CLAMP相连，控制CLAMP电平结束的时间和DAC_EN翻转的时间。状态机CLAMP的内部是一个计数器，每次。
37、在RST为高电平的时候清零并开始计数，SDAC，SCLAMP1和SCLAMP2为DAC_EN和CLAMP电平的高电平的周期数，当计数器的计数值与SPI配置的值相同时改变输出信号的电平。SPI的输出S1S7与状态机CHANNEL1和状态机CHANNEL2相连，控制ADC通道1和通道2的采样控制信号RST1，DEINT1，INT1，POST1和RST2，DEINT2，INT2，POST2的宽度和开始时刻。0023图5为当NS50，NP138时本发明中的用于解调增量型调制器的截断系数梳状滤波器的时序图，图中T表示外部输入时钟CLK的周期。为了实现对带预调制器的增量型调制器的解调，采用了一个不对称的梳。
38、状滤波器结构，需要对滤波器的部分系数进行截断。传统的梳状滤波器的传输函数可以表示为（1）这里，M为降采样比，L为梳状滤波器的阶数。比如在取L5，M76时，在没有截断之前，这个滤波器的长度可以表示为（2）这个滤波器的长度可以分为4段，第一段为预处理阶段，第二阶段采样浮置电平，第三说明书CN104168022A6/6页10阶段采样信号电平，第四阶段为后处理阶段。第二阶段和第三阶段的长度相等，都等于调制器对浮置电平或信号电平进行过采样的点数NS，若设NS50，由此计算出预处理阶段和后处理阶段的长度为（3）由于预处理阶段可以在调制器中被省略，因此滤波器的前138个系数为0，截断这些系数后滤波器中不为零。
39、的系数个数是这个新的滤波器长度（4）这个不对称的梳状滤波器通过不均匀的降采样比来实现，如图5所示。第一次降采样比为（5）这里MOD是取余数的操作。之后每次仍然采用M76的降采样比，经过3次降采样后，就得到截断后的滤波器输出。0024本发明实施例设计采用GLOBALFOUNDRY035MCMOS工艺，电源电压为33V，工作在读出速率为100KHZ时，读出电路的积分非线性为006，等效输入噪声为4198V，整个芯片功耗仅为162MW。上述结果表明该X射线CCD读出系统能够满足实际天文物理学研究中对高精度和低噪声的要求，与传统分量器件实现的系统相比，具有体积小，功耗低的优点。说明书CN104168022A101/4页11图1说明书附图CN104168022A112/4页12图2说明书附图CN104168022A123/4页13图3说明书附图CN104168022A134/4页14图4图5说明书附图CN104168022A14。