《一种逐次逼近型模数转换器及其转换方法.pdf》由会员分享，可在线阅读，更多相关《一种逐次逼近型模数转换器及其转换方法.pdf（16页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104124973A43申请公布日20141029CN104124973A21申请号201410392204422申请日20140811H03M1/3820060171申请人东南大学地址214135江苏省无锡市新区菱湖大道99号72发明人吴建辉王海冬卜亮宇郭娜林志伦李红黄成陈超74专利代理机构南京瑞弘专利商标事务所普通合伙32249代理人杨晓玲54发明名称一种逐次逼近型模数转换器及其转换方法57摘要本发明公开了一种逐次逼近型模数转换器及其转换方法，其开关电容网络包括比输出二进制编码数量少一个的电容对，通过对开关的时序全新安排及在电容阵列最低位电容处引入共模电平VCM，省去了传。
2、统逐次逼近型模数转换器开关电容网络中的补偿电容，达到了N1个电容对实现分辨率为N位的效果，并较传统逐次逼近型模数转换器少了最高位和次高位两个电容对，整个开关电容网络总电容也降低75。随着电容的减小，充放电电流也相应减小，从而降低了整体功耗，并且也减少了芯片面积，提高了经济效益。转换过程中，比较器输入端的共模电压变化量与传统结构相比，仅为共模抖动非常小。51INTCL权利要求书2页说明书10页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书10页附图3页10申请公布号CN104124973ACN104124973A1/2页21一种逐次逼近型模数转换器，包括比较器和开关。
3、电容网络；所述开关电容网络包括连接所述比较器正相输入端的正相电容网络和连接所述比较器反相输入端的反相电容网络；其特征在于所述正相电容网络和反相电容网络分别包括比模数转换器输出的二进制编码位数N少一个的N1个电容，每个电容非公共端通过开关选择连接低电平VL或高电平VH，最低位电容通过开关选择连接低电平VL、高电平VH或共模电平VCM。2根据权利要求1所述的一种逐次逼近型模数转换器，其特征在于所述正相电容网络的电容公共端耦合在一起连接到所述比较器的正相输入端并通过正相开关连接输入信号VIP；所述正相电容网络的电容非公共端分别通过开关选择连接低电平VL或高电平VH；正相电容网络的最低位电容的非公共端。
4、还通过开关选择连接共模电平VCM；所述反相电容网络的电容公共端耦合在一起连接到所述比较器的反相输入端并通过反相开关连接输入信号VIN；所述反相电容网络的电容非公共端分别通过开关选择连接低电平VL或高电平VH；反相电容网络的最低位电容的非公共端还通过开关选择连接共模电平VCM。3根据权利要求2所述的一种逐次逼近型模数转换器，其特征在于所述正相电容网络中，最低位电容即第一电容的电容值为C，第二至第N1个电容的电容值为CI2I2C，其中I为2IN1的自然数；所述反相电容网络中，第一电容的电容值为C，第二至第N1个电容的电容值为CI2I2C，其中I为2IN1的自然数。4一种基于上述逐次逼近型模数转换器。
5、的模数转换方法，其特征在于所述电容网络中包括N个电容对，电容从最高位至最低位依次为第N电容至第一电容；通过N1次比较实现N1位精度转换，其转换过程包括如下步骤采样阶段正相电容网络中，正相开关在控制电路的驱动下闭合，第一电容至第N电容的公共端接输入信号VIP，同时在控制电路驱动下，最高位电容即第N电容接低电平VL，第一至第N1电容接高电平VH；反相电容网络中，反相开关在控制电路的驱动下闭合，第一电容至第N电容的公共端接输入信号VIN，同时在控制电路驱动下，最高位电容即第N电容接高电平VH，第一至第N1电容接低电平VL；比较阶段I第1次比较正相开关KP和反相开关KN均断开，同时，正相电容网络和反相。
6、电容网络中，所有电容的非公共端分所接电平保持不变；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压VXP和反相输入端电压VXN大小并输出结果到控制电路；若VXPVXN，即VIPVIN0，则控制电路将二进制编码最高位BN1置1，若VXP小于VXN，即则控制电路将二进制编码最高位BN1置0II令I为2IN1的整数，依次进行第I2至第IN1次比较在第I1次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换在第I1次比较时，若VXPVXN，即VIPVIN0，则控制电路将正相网络中的第NI1电容的非公共端接低电平V。
7、L，使反相网络中的第NI1电容的非公共端接高电平VH；若VXP小于VXN，即VIPVIN0，则控制电路将正相网络中的第NI2电容和第NI2电容的非公共端分别接高电平VH和低电平VL，使反相网络中的第NI2电容和第NI2电容的非公共端分别接低电平VL和高电平VH；正相电容网络和反相电容网权利要求书CN104124973A2/2页3络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压VXP和反相输入端电压VXN大小并输出结果到控制电路若VXPVXN，即VIPVIN0，则控制电路将二进制编码第NI2位BNI2置1；若VXP小于VXN，即VIPVIN0，则控制电路将二进制编码第NI。
8、2位BNI2置0；III第N次比较在第N1次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换若第N1次比较时，若VXPVXN，即VIPVIN0，则控制电路将正相网络中的最低位电容即第一电容的非公共端接共模电平VCM，使反相网络中的最低位电容即第一电容的非公共端接共模电平VCM；若VXP小于VXN，即则控制电路将正相网络中的第二电容和第一电容的非公共端分别接高电平VH和共模电平VCM，使反相网络中的第二电容和第一电容的非公共端接低电平VL和共模电平VCM；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压V。
9、XP和反相输入端电压VXN大小并输出结果到控制电路若VXPVXN，即VIPVIN0，则控制电路将二进制编码第2位B2置1，若VXP小于VXN，即VIPVIN0，则控制电路将二进制编码第2位B2置0；IV第N1次比较在第N次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换若第N次比较时，若VXPVXN，即VIPVIN0，则控制电路将正相网络中的最低位电容即第一电容的非公共端接低电平VL，反相网络不变；若VXP小于VXN，即VIPVIN0，则控制电路将反相网络中的最低位电容即第一电容的非公共端接低电平VL，正相网络不变；正相电容网络和反相电容网络中电荷量。
10、保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压VXP和反相输入端电压VXN大小并输出结果到控制电路若VXPVXN，即VIPVIN0，则控制电路将二进制编码最低位B1置1，若VXP小于VXN，即VIPVIN0，则控制电路将二进制编码最低位B1置0；最后，将该N1位二进制码写入控制电路寄存器中，完成模数转换。权利要求书CN104124973A1/10页4一种逐次逼近型模数转换器及其转换方法技术领域0001本发明属于集成电路技术领域，特别涉及一种逐次逼近型模数转换器及其转换方法。背景技术0002逐次逼近型模数转换器是一种中高精度、中等速率、超低功耗的模数转换器结构。对于无线传感网、便。
11、携式设备等应用来说，模数转换器被要求能够工作在低电源电压下。然而随着电源电压的降低，电路的增益受到了限制，而逐次逼近型模数转换器的结构只包括比较器、数模转换器和逐次逼近寄存器，不需要提供增益的电路。数字电路的功耗会随着工艺尺寸缩减比例不断减小，而模拟电路的功耗很难随着工艺的进步而同步减小。电容型逐次逼近型模数转换器在高分辨率情况下，需要使用大电容，不仅充放电功耗大，而且制作大电容浪费芯片面积，经济效益不高。发明内容0003发明目的提出一种逐次逼近型模数转换器及其转换方法，通过对开关的时序全新安排及在电容阵列最低位电容处引入共模电平VCM，在同等精度的情况下，电容值较传统方案减少75。0004技。
12、术方案一种逐次逼近型模数转换器，包括比较器和开关电容网络；所述开关电容网络包括连接所述比较器正相输入端的正相电容网络和连接所述比较器反相输入端的反相电容网络；所述正相电容网络和反相电容网络分别包括比模数转换器输出的二进制编码位数N少一个的N1个电容，每个电容非公共端通过开关选择连接低电平VL或高电平VH，最低位电容通过开关选择连接低电平VL、高电平VH或共模电平VCM。0005作为本发明的优选方案，所述正相电容网络的电容公共端耦合在一起连接到所述比较器的正相输入端并通过正相开关连接输入信号VIP；所述正相电容网络的电容非公共端分别通过开关选择连接低电平VL或高电平VH；正相电容网络的最低位电容。
13、的非公共端还通过开关选择连接共模电平VCM；所述反相电容网络的电容公共端耦合在一起连接到所述比较器的反相输入端并通过反相开关连接输入信号VIN；所述反相电容网络的电容非公共端分别通过开关选择连接低电平VL或高电平VH；反相电容网络的最低位电容的非公共端还通过开关选择连接共模电平VCM。0006进一步的，所述正相电容网络中，最低位电容即第一电容的电容值为C，第二至第N1个电容的电容值为CI2I2C，其中I为2IN1的自然数；所述反相电容网络中，第一电容的电容值为C，第二至第N1个电容的电容值为CI2I2C，其中I为2IN1的自然数。0007一种基于上述逐次逼近型模数转换器的模数转换方法，所述电容。
14、网络中包括N个电容对，电容从最高位至最低位依次为第N电容至第一电容；通过N1次比较实现N1位精度转换，其转换过程包括如下步骤说明书CN104124973A2/10页50008采样阶段0009正相电容网络中，正相开关在控制电路的驱动下闭合，第一电容至第N电容的公共端接输入信号VIP，同时在控制电路驱动下，最高位电容即第N电容接低电平VL，第一至第N1电容接高电平VH；反相电容网络中，反相开关在控制电路的驱动下闭合，第一电容至第N电容的公共端接输入信号VIN，同时在控制电路驱动下，最高位电容即第N电容接高电平VH，第一至第N1电容接低电平VL；0010比较阶段0011I第1次比较0012正相开关K。
15、P和反相开关KN均断开，同时，正相电容网络和反相电容网络中，所有电容的非公共端分所接电平保持不变；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压VXP和反相输入端电压VXN大小并输出结果到控制电路；若VXPVXN，即VIPVIN0，则控制电路将二进制编码最高位BN1置1，若VXP小于VXN，即VIPVIN0，则控制电路将二进制编码最高位BN1置00013II令I为2IN1的整数，依次进行第I2至第IN1次比较0014在第I1次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换在第I1次比较时，若VXPV。
16、XN，即VIPVIN0，则控制电路将正相网络中的第NI1电容的非公共端接低电平VL，使反相网络中的第NI1电容的非公共端接高电平VH；若VXP小于VXN，即VIPVIN0，则控制电路将正相网络中的第NI2电容和第NI2电容的非公共端分别接高电平VH和低电平VL，使反相网络中的第NI2电容和第NI2电容的非公共端分别接低电平VL和高电平VH；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压VXP和反相输入端电压VXN大小并输出结果到控制电路若VXPVXN，即VIPVIN0，则控制电路将二进制编码第NI2位BNI2置1；若VXP小于VXN，即VIPV。
17、IN0，则控制电路将二进制编码第NI2位BNI2置0；0015III第N次比较0016在第N1次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换若第N1次比较时，若VXPVXN，即VIPVIN0，则控制电路将正相网络中的最低位电容即第一电容的非公共端接共模电平VCM，使反相网络中的最低位电容即第一电容的非公共端接共模电平VCM；若VXP小于VXN，即VIPVIN0，则控制电路将正相网络中的第二电容和第一电容的非公共端分别接高电平VH和共模电平VCM，使反相网络中的第二电容和第一电容的非公共端接低电平VL和共模电平VCM；正相电容网络和反相电容网络中电。
18、荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压VXP和反相输入端电压VXN大小并输出结果到控制电路若VXPVXN，即VIPVIN0，则控制电路将二进制编码第2位B2置1，若VXP小于VXN，即VIPVIN0，则控制电路将二进制编码第2位B2置0；0017IV第N1次比较0018在第N次比较结束后，根据比较器输出的信号值，由控制电路对正相电容网络和反相电容网络的开关进行如下切换若第N次比较时，若VXPVXN，即VIPVIN0，则控制电路将正相网络中的最低位电容即第一电容的非公共端接低电平VL，反相网络不变；若VXP小说明书CN104124973A3/10页6于VXN，即VIP。
19、VIN0，则控制电路将反相网络中的最低位电容即第一电容的非公共端接低电平VL，正相网络不变；正相电容网络和反相电容网络中电荷量保持不变，开关电容网络进行电荷重分配；比较器比较正相输入端电压VXP和反相输入端电压VXN大小并输出结果到控制电路若VXPVXN，即VIPVIN0，则控制电路将二进制编码最低位B1置1，若VXP小于VXN，即VIPVIN0，则控制电路将二进制编码最低位B1置0；0019最后，将该N1位二进制码写入控制电路寄存器中，完成模数转换。0020有益效果本发明中的开关电容网络包括比输出二进制编码数量少一个的电容对，通过对开关的时序全新安排及在电容阵列最低位电容处引入共模电平VCM。
20、，省去了传统开关电容网络中的补偿电容，达到了N1个电容对实现分辨率为N位的效果，较传统逐次逼近型模数转换器少了最高位和次高位两个电容对，整个开关电容网络总电容也降低75。随着电容的减小，充放电电流也相应减小，从而降低了整体功耗。且由于仅需在最低位电容处引入共模电平，相较于在所有电容处引入共模电平，降低了电路的复杂性，同时可节省N2对开关。总电容的减小和开关对的减少，均减少了芯片面积，提高了经济效益。转换过程中，比较器输入端的共模电压变化量与传统结构相比，仅为其中N为模数转换器位数，VREFVHVL，共模抖动非常小。附图说明0021图1为本发明逐次逼近型模数转换器的电路结构图；0022图2为本发。
21、明逐次逼近型模数转换器前三位开关转换工作原理图；0023图3为本发明逐次逼近型模数转换器在输入信号范围VREF，VREF/2的第四位开关转换工作原理图；0024图4为本发明逐次逼近型模数转换器在输入信号范围VREF/2，0的第四位开关转换工作原理图；0025图5为本发明逐次逼近型模数转换器在输入信号范围0，VREF/2的第四位开关转换工作原理图；0026图6为本发明逐次逼近型模数转换器在输入信号范围VREF/2，VREF的第四位开关转换工作原理图；0027图7为本发明逐次逼近型模数转换器的工作时序图。具体实施方式0028下面结合附图对本发明做更进一步的解释。0029如图1所示，一个4位输出的逐。
22、次逼近型模数转换器包括SAR逻辑控制电路、比较器和开关电容网络。其中，开关电容网络包括连接到比较器正相输入端的正相电容网络，以及连接到比较器反相输入端的反相电容网络。在正相电容网络中，有比输出二进制编码位数少一个数的电容，本例为4位输出B4B3B2B1，即有3个电容，从最低位至最高位依次为第一电容C1、第二电容C2、第三电容C3。第一电容C1至第三电容C3的公共端共同连接到比较器的正相输入端，并可通过正相开关KP连接到输入信号VIP；第三电容C3的另一端通过第一开关K3可选择的连接低电平VL或高电平VH；第二电容C2的另一端通过第三开关K2可说明书CN104124973A4/10页7选择的连接。
23、低电平VL或高电平VH；第一电容C1可通过第一开关K1可选择的连接低电平VL、高电平VH或共模电平VCM。最低位电容即第一电容C1的电容值为C，最高位电容即第三电容C3的电容值为2C，次高位电容即第二电容C2的电容值为C。0030在反相电容网络，有与同相电容网络相同数目的电容，从最低位至最高位依次为第一电容C12、第二电容C22、第三电容C32。第一电容C12、第二电容C22、第三电容C32的公共端共同连接到比较器的反相输入端，并可通过反相开关KN连接到输入信号VIN；第三电容C32的另一端通过第一开关K32可选择的连接低电平VL或高电平VH；第二电容C22的另一端通过第三开关K22可选择的连。
24、接低电平VL或高电平VH；第一电容C12可通过第一开关K12可选择的连接低电平VL、高电平VH或共模电平VCM。最低位电容即第一电容C12的电容值为C，最高位电容即第三电容C32的电容值为2C，次高位电容即第二电容C22的电容值为C。反相电容网络结构与同相网络结构相同。在正相电容网络和反相电容网络中，所有的开关均由SAR逻辑控制电路输出的脉冲信号控制。0031如图2A所示，采样阶段，在正相电容网络中，开关KP在控制电路的驱动下闭合，第一电容C1、第二电容C2、第三电容C3的公共端接输入信号VIP，同时第一开关K1至第三开关K3在控制电路驱动下闭合，最高位电容即第三电容C3接低电平VL，第一电容。
25、C1和第二电容C2接高电平VH，给正相电容网络的电容充电。在反相电容网络中，开关KN在控制电路的驱动下闭合，第一电容C12、第二电容C22、第三电容C32的公共端接输入信号VIN，同时最高位电容即第三电容C32接高电平VH，第二电容C22和第一电容C12接低电平VL，给反相电容网络的电容充电。此时同相电容网络中所储存的电荷量为0032QPVIPVL2CVIPVH2C0033反相电容网络中所储存的电荷量为0034QNVINVH2CVINVL2C0035如图2B所示，在比较阶段，正相开关KP和反相开关KN均断开，同时正相电容网络和反相电容网络中，所有电容的非公共端分所接电平保持不变；正相电容网络和。
26、反相电容网络中电荷量保持不变，开关电容网络进行电荷进行重分配，即QXPQP、QXNQN，有0036QXPVXPVL2CVXPVH2CQP0037QXNVXNVH2CVXNVL2CQN0038记VREFVHVL、则VXPVIP、VXNVIN。其中，QP和QN分别为采样阶段正相电容网络和反相电容网络总电荷量，QXP和QXN分别为比较阶段正相电容网络和反相电容网络总电荷量，VXP为比较器正相输入端电压，VXN为比较器反相输入端电压。0039此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即VIPVIN。
27、0，则将二进制编码最高位B4置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即VIPVIN0，则将二进制编码最高位B4置为0。00401对于B4为1的情况0041当最高位B4置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第二电容C2的一端通过第二开关K2连接至低电平VL，反相电容网络中的第二电容C22的一端通过第二开关K22连接至高电平VH，如图2C1所示。此时说明书CN104124973A5/10页8由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷。
28、守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0042QXPVXPVL3CVXPVHCQP0043QXNVXNVH3CVXNVLCQN0044化简上述两式可得0045此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码次高位B3置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码次高位B3置为0。0046对于B4B3为11的情况0047当次高位B3置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的。
29、一端通过第一开关K1连接至共模电平VCM，反相电容网络中的第一电容C12的一端通过第一开关K12连接至共模电平VCM，如图2D1所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0048QXPVXPVL3CVXPVCMCQP0049QXNVXNVH3CVXNVCMCQN0050化简上述两式可得0051此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输。
30、入端电压VXN，即则将二进制编码再次高位B2置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码再次高位B2置为0。0052当B2置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至低电平VL，反相电容网络不变，如图3E1所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0053QXPVXPVL4CQP0054QXNVXNVH3CVXN。
31、VCMCQN0055化简上述两式可得说明书CN104124973A6/10页90056此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码最低位B1置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码最低位B1置为0。0057当B2置为0时，控制电路根据比较器的输出结果产生相应的控制信号，使反相电容网络中的第一电容C12的一端通过第一开关K12连接至低电平VL，正相电容网络不变，如图3E2所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重。
32、分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0058QXPVXPVL3CVXPVCMCQP0059QXNVXNVH3CVXNVLCQN0060化简上述两式可得0061此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码最低位B1置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码最低位B1置为0。0062对于B4B3为10的情况0063当次高位B3置为0时，SAR逻。
33、辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第二电容C2的一端通过第二开关K2连接至高电平VH，第一电容C1的一端通过第一开关K1连接至共模电平VCM，反相电容网络中的第二电容C22的一端通过第二开关K22连接至低电平VL，第一电容C12的一端通过第一开关K12连接至共模电平VCM，如图2D2所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0064QXPVXPVL2CVXPVHCVXPVCMCQP0065。
34、QXNVXNVH2CVXNVLCVXNVCMCQN0066化简上述两式可得0067此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码再次高位B2置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码再次高位B2置为0。说明书CN104124973A7/10页100068当B2置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至低电平VL，反相电容网络不变，如图4E3所示。此时由于电压的变化。
35、，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0069QXPVXPVL3CVXPVHCQP0070QXNVXNVH2CVXNVLCVXNVCMCQN0071化简上述两式可得0072此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码最低位B1置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码最低位B1置为0。0073。
36、当B2置为0时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使反相电容网络中的第一电容C12的一端通过第一开关K12连接至低电平VL，正相电容网络不变，如图4E4所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0074QXPVXPVL2CVXPVHCVXPVCMCQP0075QXNVXNVH2CVXNVL2CQN0076化简上述两式可得VXNVIN。0077此时比较器将正相输入端电压VXP和反相输入端电压VXN进行。
37、比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码最低位B1置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码最低位B1置为0。00782对于B4为0的情况0079当最高位B4置为0时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第三电容C3的一端通过第三开关K3连接至高电平VH，第二电容C2的一端通过第二开关K2连接至低电平VL，反相电容网络中的第三电容C32的一端通过第三开关K32连接至低电平VL，第二电容C22的一端通过第二开关K22连接至高电平VH，如图2C2所示。此时由于电。
38、压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0080QXPVXPVH3CVXPVLCQP说明书CN104124973A108/10页110081QXNVXNVL3CVXNVHCQN0082化简上述两式可得0083此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码次高位B3置为1；如果正相输入端电压VXP小于反相输入端电压VXN，。
39、即则将二进制编码次高位B3置为0。0084对于B4B3为01的情况0085当次高位B3置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至共模电平VCM，反相电容网络中的第一电容C12的一端通过第一开关K12连接至共模电平VCM，如图2D3所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0086QXPVXPVH2CVXPVLCVXPVCMCQP0087QX。
40、NVXNVL2CVXNVHCVXNVCMCQN0088化简上述两式可得0089此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码再次高位B2置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码再次高位B2置为0。0090当B2置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至低电平VL，反相电容网络不变，如图5E5所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生。
41、重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0091QXPVXPVH2CVXPVL2CQP0092QXNVXNVL2CVXNVHCVXNVCMCQN0093化简上述两式可得VXPVIP、0094此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即说明书CN104124973A119/10页12则将二进制编码最低位B1置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码最低位B1。
42、置为0。0095当B2置为0时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使反相电容网络中的第一电容C12的一端通过第一开关K12连接至低电平VL，正相电容网络不变，如图5E6所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0096QXPVXPVH2CVXPVLCVXPVCMCQP0097QXNVXNVL3CVXNVHCQN0098化简上述两式可得0099此时比较器将正相输入端电压VXP和反相输入端电压VXN进行。
43、比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码最低位B1置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码最低位B1置为0。0100对于B4B3为00的情况0101当次高位B3置为0时，控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第二电容C2的一端通过第二开关K2连接至高电平VH，第一电容C1的一端通过第一开关K1连接至共模电平VCM，反相电容网络中的第二电容C22的一端通过第二开关K22连接至低电平VL，第一电容C12的一端通过第一开关K12连接至共模电平VCM，如图2D4所示。此时由于。
44、电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0102QXPVXPVH3CVXPVCMCQP0103QXNVXNVL3CVXPVCMCQN0104化简上述两式可得0105此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码再次高位B2置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码再次高位B2置为0。01。
45、06当B2置为1时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使正相电容网络中的第一电容C1的一端通过第一开关K1连接至低电平VL，反相电容网络不变，如图6E7所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷说明书CN104124973A1210/10页13会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量应当保持不变，从而得到以下等式0107QXPVXPVH3CVXPVLCQP0108QXNVXNVL3CVXPVCMCQN0109化简上述两式可得0110此时比较器将正相输入端电压VXP和反。
46、相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码最低位B1置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码最低位B1置为0。0111当B2置为0时，SAR逻辑控制电路根据比较器的输出结果产生相应的控制信号，使反相电容网络中的第一电容C12的一端通过第一开关K12连接至低电平VL，正相电容网络不变，如图6E8所示。此时由于电压的变化，正相电容网络和反相电容网络中电容上的电荷会发生重分配，从而导致比较器正相输入端电压VXP和反相输入端电压VXN发生变化。根据电荷守恒原理，采样阶段所储存的电荷量。
47、应当保持不变，从而得到以下等式0112QXPVXPVH3CVXPVCMCQP0113QXNVXNVL4CQN0114化简上述两式可得0115此时比较器将正相输入端电压VXP和反相输入端电压VXN进行比较，并将结果输出到SAR逻辑控制电路。如果正相输入端电压VXP大于反相输入端电压VXN，即则将二进制编码最低位B1置为1；如果正相输入端电压VXP小于反相输入端电压VXN，即则将二进制编码最低位B1置为0。最后，该四位二进制码写入SAR逻辑控制电路寄存器中，完成模数转换。0116以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。说明书CN104124973A131/3页14图1图2说明书附图CN104124973A142/3页15图3图4图5说明书附图CN104124973A153/3页16图6图7说明书附图CN104124973A16。