《浅沟槽隔离结构的形成方法.pdf》由会员分享，可在线阅读，更多相关《浅沟槽隔离结构的形成方法.pdf（12页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104103569A43申请公布日20141015CN104103569A21申请号201410357175822申请日20140725H01L21/7620060171申请人上海华力微电子有限公司地址201210上海市浦东新区张江高科技园区高斯路568号72发明人鲍宇74专利代理机构上海天辰知识产权代理事务所特殊普通合伙31275代理人吴世华林彦之54发明名称浅沟槽隔离结构的形成方法57摘要本发明提供一种浅沟槽隔离结构的形成方法，包括提供一半导体衬底，且在所述衬底上形成硬质掩膜层；采用刻蚀工艺在衬底中形成隔离沟槽；对硬质掩膜层进行第一次回刻，以对隔离沟槽顶端进行圆角化处理；。
2、在隔离沟槽侧壁、底部表面形成内衬层；对硬质掩膜层进行第二次回刻，以扩大硬质掩膜层开口的宽度；沉积隔离介质层充满隔离沟槽并覆盖硬质掩膜层的表面，并对隔离介质层进行平坦化工艺；采用刻蚀工艺去除硬质掩膜层，以形成浅沟槽隔离结构。本发明避免了接缝处的浅沟槽隔离结构与刻蚀溶液发生反应，进而避免在浅沟槽隔离结构与半导体衬底接缝处出现凹槽，提高所形成浅沟槽隔离结构的形貌，进而提高半导体器件的电学性能。51INTCL权利要求书1页说明书4页附图6页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图6页10申请公布号CN104103569ACN104103569A1/1页21一种浅沟槽。
3、隔离结构的形成方法，其特征在于，包括步骤S01提供一半导体衬底，且在所述衬底上形成硬质掩膜层，所述硬质掩膜层内形成暴露出所述衬底的开口；步骤S02采用刻蚀工艺在所述衬底中形成隔离沟槽；其中，所述隔离沟槽的底部位于所述衬底中；步骤S03对所述硬质掩膜层进行第一次回刻，以对所述隔离沟槽顶端进行圆角化处理；步骤S04在所述隔离沟槽侧壁、底部表面形成内衬层；步骤S05对所述硬质掩膜层进行第二次回刻，以扩大所述硬质掩膜层开口的宽度；步骤S06沉积隔离介质层充满所述隔离沟槽并覆盖所述硬质掩膜层的表面，并对所述隔离介质层进行平坦化工艺至剩余的硬质掩膜层的表面；步骤S07采用刻蚀工艺去除所述硬质掩膜层，以形成。
4、浅沟槽隔离结构。2如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述步骤S03中，第一次对所述硬质掩膜层进行回刻距离大于103如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述步骤S05中，第二次对所述硬质掩膜层进行回刻距离大于204如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，对所述硬质掩膜层进行回刻的方法为各向异性干法刻蚀。5如权利要求4所述的浅沟槽隔离结构的形成方法，其特征在于，所述各向异性干法刻蚀的刻蚀气体为HBR、N2和NF3的混合气体。6如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述硬质掩膜层为单层结构且厚度大于200所述硬质掩膜层的材料。
5、为多晶硅、氮化硅或氮化硼其中的一种。7如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述隔离介质层的材质为氧化硅。8如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述步骤S06中，采用化学气相沉积工艺将所述隔离介质层填满所述隔离沟槽并覆盖所述硬质掩膜层的表面。9如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，所述步骤S06中，所述隔离沟槽中所述隔离介质层的上表面与所述硬质掩膜层表面平齐。10如权利要求1所述的浅沟槽隔离结构的形成方法，其特征在于，在步骤S02中，所述的刻蚀工艺为等离子刻蚀工艺。权利要求书CN104103569A1/4页3浅沟槽隔离结构的形成方法技术领。
6、域0001本发明涉及一种集成电路工艺制造技术，尤其涉及一种浅沟槽隔离结构的形成方法。背景技术0002随着半导体工艺进入深亚微米时代，018微米以下的元件例如CMOS集成电路的有源区之间大多采用浅沟槽隔离结构STI进行横向隔离来制作。集成电路包括许多形成在半导体衬底上的晶体管，一般来说，晶体管是通过绝缘或隔离结构而彼此间隔开。通常用来形成隔离结构的工艺是浅沟槽隔离SHALLOWTRENCHISOLATION，简称STI工艺。0003用STI做隔离的器件，一般对STI的漏电的要求都非常高，而STI顶部边缘凹陷的形貌是影响STI边缘漏电的一个重要因素。当STI顶部边缘凹陷变深的时候，会对后期的许多工。
7、艺造成影响。例如，在进行多晶硅刻蚀的时候，由于STI顶部边缘凹陷较深，很难将凹陷内的多晶硅刻蚀干净，从而造成STI边缘漏电；在硅化物生长工艺中，如果STI顶部边缘凹陷较深，硅化物则会沿着有源区边缘往下生长，产生漏电。0004浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括参考图1，提供衬底101；参考图2，在所述衬底101上形成氮化硅层103；参考图3，形成贯穿所述氮化硅层103的开口105，所述开口105具有与界定出有源区的隔离结构对应的形状；参考图4，以包含开口105的氮化硅层103为掩模，刻蚀衬底101以形成隔离沟槽107；参考图5，在图4中隔离沟槽107和开口105内以及开口两侧的氮。
8、化硅层103表面沉积氧化硅材料109，所述氧化硅材料109填充满隔离沟槽107和开口105并覆盖开口105两侧的氮化硅层103；参考图6，通过CMP工艺去除图5中氮化硅层103上多余的氧化硅材料109；参考图7，通过湿法刻蚀工艺去除氮化硅层103，形成浅沟槽隔离结构111；参考图8，浅沟槽隔离结构111因图7中湿法刻蚀工艺导致边缘形成凹陷112。0005然而，通过上述工艺形成的浅沟槽隔离结构111时，尤其是采用湿法刻蚀工艺去除氮化硅层时，易在所形成的浅沟槽隔离结构111的边缘形成较深的凹陷，导致浅沟槽隔离结构111的隔离性能不佳，包括浅沟槽隔离结构111的半导体器件易发生漏电，严重影响了包含浅。
9、沟槽隔离结构111的半导体器件的稳定性。0006因此，如何减少浅沟槽隔离结构111边缘的凹陷，提高所形成浅沟槽隔离结构的隔离性能，成为本领域技术人员亟待解决的问题。发明内容0007本发明的目的是提供了一种浅沟槽隔离结构的形成方法，可以避免所形成的浅沟槽隔离结构在其边缘处出现凹槽，提高所形成半导体器件的电学性能。0008为解决上述问题，本发明提供一种浅沟槽隔离结构的形成方法，包括0009步骤S01提供一半导体衬底，且在所述衬底上形成硬质掩膜层，所述硬质掩膜层内形成暴露出所述衬底的开口；说明书CN104103569A2/4页40010步骤S02采用刻蚀工艺在所述衬底中形成隔离沟槽；其中，所述隔离沟。
10、槽的底部位于所述衬底中；0011步骤S03对所述硬质掩膜层进行第一次回刻，以对所述隔离沟槽顶端进行圆角化处理；0012步骤S04在所述隔离沟槽侧壁、底部表面形成内衬层；0013步骤S05对所述硬质掩膜层进行第二次回刻，以扩大所述硬质掩膜层开口的宽度；0014步骤S06沉积隔离介质层充满所述隔离沟槽并覆盖所述硬质掩膜层的表面，并对所述隔离介质层进行平坦化工艺至剩余的硬质掩膜层的表面；0015步骤S07采用刻蚀工艺去除所述硬质掩膜层，以形成浅沟槽隔离结构。0016优选的，所述步骤S03中，第一次对所述硬质掩膜层进行回刻距离大于100017优选的，所述步骤S05中，第二次对所述硬质掩膜层进行回刻距离。
11、大于200018优选的，对所述硬质掩膜层进行回刻的方法为各向异性干法刻蚀。0019优选的，所述各向异性干法刻蚀的刻蚀气体为HBR、N2和NF3的混合气体。0020优选的，所述硬质掩膜层为单层结构且厚度大于200所述硬质掩膜层的材料为多晶硅、氮化硅或氮化硼其中的一种。0021优选的，所述隔离介质层的材质为氧化硅。0022优选的，所述步骤S06中，采用化学气相沉积工艺将所述隔离介质层填满所述隔离沟槽并覆盖所述硬质掩膜层的表面。0023优选的，所述步骤S06中，所述隔离沟槽中所述隔离介质层的上表面与所述硬质掩膜层表面平齐。0024优选的，在步骤S02中，所述的刻蚀工艺为等离子刻蚀工艺。0025从上述。
12、技术方案可以看出，本发明提供的浅沟槽隔离结构的形成方法对硬质掩膜层进行两次回刻工艺，第一次回刻对隔离沟槽顶端进行圆角化处理，可避免沟槽顶部尖角发生击穿，降低尖端处的电场强度以提高器件的击穿电压，防止漏电，还可以防止沟槽填充物使沟槽过早的封口，从而降低沟槽填充的难度；同时，第二次回刻大大增加了硬质掩膜层开口的宽度，在形成浅沟槽隔离结构之后，由于硬质掩膜层侧壁之间的隔离介质层宽度大大增加，从而能够阻止刻蚀溶液渗入浅沟槽隔离结构与半导体衬底的接缝处，避免接缝处的浅沟槽隔离结构与刻蚀溶液发生反应，进而避免在浅沟槽隔离结构与半导体衬底接缝处出现凹槽，提高所形成浅沟槽隔离结构的形貌，进而提高包含所形成浅沟。
13、槽隔离结构的半导体器件的电学性能。附图说明0026图1至图8为现有技术所形成浅沟槽隔离结构的剖面结构示意图；0027图9为本发明浅沟槽隔离结构的形成方法一个实施方式的流程示意图；0028图10至图15为本发明浅沟槽隔离结构的形成方法一个实施例中所形成浅沟槽隔离结构的剖面结构示意图。说明书CN104103569A3/4页5具体实施方式0029为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依。
14、照一般比例局部放大，不应以此作为对本发明的限定。0030上述及其它技术特征和有益效果，将结合实施例及附图9至图15对本发明的浅沟槽隔离结构的形成方法进行详细说明。图9为本发明浅沟槽隔离结构的形成方法的一较佳具体实施例的流程示意图；图1015为采用图9所示形成方法所制造出的浅沟槽隔离结构的示意图。0031请参阅图9，在本实施例中，本发明提供一种浅沟槽隔离结构的形成方法具体包括以下步骤0032步骤S01提供一半导体衬底10，且在所述衬底10上形成硬质掩膜层20，所述硬质掩膜层20内形成暴露出所述衬底10的开口21如图10所示。其中，半导体衬底10的材料为单晶硅、多晶硅或非晶硅形成的硅材料，或是绝缘。
15、硅材料SILICONONINSULATOR,简称SOI，还可以是其它半导体材料或其它结构，在此不再赘述。0033具体的，所述硬质掩膜层20为单层结构且厚度优选为大于200所述硬质掩膜层20的材料为多晶硅、氮化硅或氮化硼其中的一种。0034此外，硬质掩膜层20优选为氮化硅层，衬底10与硬质掩膜层20之间可设有衬垫氧化层，衬垫氧化层可以为二氧化硅SIO2，衬垫氧化层为后续氮化硅层提供缓冲层，具体地说，衬垫氧化层用于避免直接在衬底10上生长氮化硅层会产生位错的缺点，优选地，氮化硅层形成工艺可以为现有的化学气相沉积工艺。0035步骤S02采用刻蚀工艺在所述衬底10中形成隔离沟槽30；其中，所述隔离沟槽。
16、30的底部位于所述衬底10中如图11所示。0036具体的，沿硬质掩膜层20的开口21刻蚀至衬底10中，形成隔离沟槽30。开口21的形成工艺可以为现有的等离子刻蚀工艺。刻蚀半导体衬底10的工艺可以为现有的等离子刻蚀工艺，也就是说，沿着开口21用等离子刻蚀工艺刻蚀半导体衬底10形成隔离沟槽30。0037步骤S03对所述硬质掩膜层20进行第一次回刻，以对所述隔离沟槽30顶端进行圆角化处理如图12所示。0038具体的，第一次对所述硬质掩膜层20进行回刻距离大于10第一次回刻对隔离沟槽30顶端进行圆角化处理，可避免沟槽顶部尖角发生击穿，降低尖端处的电场强度以提高器件的击穿电压，防止漏电，还可以防止沟槽填。
17、充物使沟槽过早的封口，从而降低沟槽填充的难度。0039步骤S04在所述隔离沟槽30侧壁、底部表面形成内衬层40如图12所示。0040具体的，内衬层40为氧化硅，内衬层40的形成工艺可以为现有的化学气相沉积工艺。0041步骤S05对所述硬质掩膜层20进行第二次回刻，以扩大所述硬质掩膜层20开口的宽度如图13所示。说明书CN104103569A4/4页60042具体的，第二次对所述硬质掩膜层20进行回刻距离大于20对所述硬质掩膜层20进行回刻的方法为各向异性干法刻蚀；所述各向异性干法刻蚀的刻蚀气体为HBR、N2和NF3的混合气体。0043第二次回刻大大增加了硬质掩膜层20开口21的宽度，在形成浅沟。
18、槽隔离结构之后，由于硬质掩膜层20侧壁之间的隔离介质层50宽度大大增加，从而能够阻止刻蚀溶液渗入浅沟槽隔离结构与半导体衬底10的接缝处，避免接缝处的浅沟槽隔离结构与刻蚀溶液发生反应，进而避免在浅沟槽隔离结构与半导体衬底接缝处出现凹槽。0044步骤S06沉积隔离介质层50充满所述隔离沟槽30并覆盖所述硬质掩膜层20的表面，并对所述隔离介质层50进行平坦化工艺至剩余的硬质掩膜层20的表面如图14所示。0045具体的，所述隔离介质层50的材质为氧化硅，采用化学气相沉积工艺将所述隔离介质层50填满所述隔离沟槽30并覆盖所述硬质掩膜层20的表面。平坦化工艺后，所述隔离沟槽30中所述隔离介质层50的上表面。
19、与所述硬质掩膜层20表面平齐。0046步骤S07采用湿法刻蚀工艺去除所述硬质掩膜层20，以形成浅沟槽隔离结构如图15所示。由于第二次回刻大大增加了硬质掩膜层20开口21的宽度，因此在湿法刻蚀工艺时避免在浅沟槽隔离结构顶部边缘出现凹槽。0047综上所述，本发明提供的浅沟槽隔离结构的形成方法避免接缝处的浅沟槽隔离结构与刻蚀溶液发生反应，进而避免在浅沟槽隔离结构与半导体衬底接缝处出现凹槽，提高所形成浅沟槽隔离结构的形貌，进而提高包含所形成浅沟槽隔离结构的半导体器件的电学性能。0048以上的仅为本发明的优选实施例，实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。说明书CN104103569A1/6页7图1图2图3说明书附图CN104103569A2/6页8图4图5图6说明书附图CN104103569A3/6页9图7图8说明书附图CN104103569A4/6页10图9说明书附图CN104103569A105/6页11图10图11图12说明书附图CN104103569A116/6页12图13图14图15说明书附图CN104103569A12。