《半导体装置的检查方法.pdf》由会员分享，可在线阅读，更多相关《半导体装置的检查方法.pdf（13页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104241155A43申请公布日20141224CN104241155A21申请号201410253353222申请日20140609201312104320130607JPH01L21/66200601H01L21/0220060171申请人三菱电机株式会社地址日本东京72发明人大月咏子吉浦康博贞松康史74专利代理机构北京天昊联合知识产权代理有限公司11112代理人何立波张天舒54发明名称半导体装置的检查方法57摘要本发明的目的在于提供一种半导体装置的检查方法，其具有将终端构造中的绝缘膜和/或半绝缘膜的电荷去除的电荷去除工序。本发明涉及的半导体装置的检查方法具有第1检查工。
2、序，在该工序中，对在衬底14上形成有单元构造10和终端构造12的半导体装置的耐压进行检查，该单元构造10用于流过主电流，该终端构造12包围该单元构造；电荷去除工序，在该第1检查工序之后，在该电荷去除工序中，将该终端构造的在该衬底上方由绝缘膜36和/或半绝缘膜38形成的表面层39的电荷去除；以及第2检查工序，在该电荷去除工序之后，在该第2检查工序中，对该半导体装置的耐压进行检查。30优先权数据51INTCL权利要求书2页说明书4页附图6页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书4页附图6页10申请公布号CN104241155ACN104241155A1/2页21一种半。
3、导体装置的检查方法，其特征在于，具有第1检查工序，在该工序中，对在衬底上形成有单元构造和终端构造的半导体装置的耐压进行检查，该单元构造用于流过主电流，该终端构造包围所述单元构造；电荷去除工序，在所述第1检查工序之后，在该电荷去除工序中，将所述终端构造的在所述衬底的上方由绝缘膜和/或半绝缘膜形成的表面层的电荷去除；以及第2检查工序，在所述电荷去除工序之后，在该第2检查工序中，对所述半导体装置的耐压进行检查。2根据权利要求1所述的半导体装置的检查方法，其特征在于，在所述终端构造中，在所述衬底的表面侧中的与所述单元构造相反的部分，形成沟道截断部，在所述单元构造中，以与所述表面层的位于所述单元构造侧的。
4、部分接触的方式形成表面电极，在所述终端构造中，以与所述沟道截断部、和所述表面层的位于所述沟道截断部侧的部分接触的方式形成外周电极，在所述电荷去除工序中，将在电阻装置的一端形成的第1导电体抵接在所述表面电极上，将在所述电阻装置的另一端形成的第2导电体抵接在所述外周电极上。3一种半导体装置的检查方法，其特征在于，具有电荷去除工序，在该工序中，将在衬底上形成有单元构造和终端构造的半导体装置的表面层的电荷去除，所述单元构造用于流过主电流，所述终端构造形成为包围所述单元构造，并在所述终端构造的表面具有由绝缘膜和/或半绝缘膜形成的所述表面层；以及检查工序，在所述电荷去除工序之后，在该检查工序中，对所述半导。
5、体装置的耐压进行检查。4根据权利要求3所述的半导体装置的检查方法，其特征在于，在所述电荷去除工序中，将在接地装置的一端形成的导电体抵接在所述表面层上，将所述接地装置的另一端接地。5根据权利要求4所述的半导体装置的检查方法，其特征在于，所述导电体具有针状的形状。6根据权利要求4所述的半导体装置的检查方法，其特征在于，所述导电体具有板状的形状。7根据权利要求4所述的半导体装置的检查方法，其特征在于，所述导电体为导电带。8一种半导体装置的检查方法，其特征在于，具有封装材料去除工序，在该工序中，将在衬底上形成有单元构造、终端构造、及封装材料的半导体装置的所述封装材料去除，使所述终端构造所具有的在表面上。
6、由绝缘膜和/或半绝缘膜形成的表面层露出，其中，所述单元构造用于流过主电流，所述终端构造包围所述单元构造，所述封装材料形成在所述表面层的上方；以及电荷去除工序，在所述封装材料去除工序之后，在该电荷去除工序中，将所述表面层的电荷去除。9根据权利要求8所述的半导体装置的检查方法，其特征在于，权利要求书CN104241155A2/2页3在所述电荷去除工序中，将在电压施加装置的一端形成的第1导电体抵接在所述表面层上，将在所述电压施加装置的另一端形成的第2导电体抵接在所述半导体装置的背面，使所述第1导电体和所述第2导电体产生电位差，以消除所述表面层的电荷。10根据权利要求1至9中任一项所述的半导体装置的检。
7、查方法，其特征在于，在所述终端构造中，在所述衬底的表面侧形成有FLR构造、RESURF构造或VLD构造。11根据权利要求1至9中任一项所述的半导体装置的检查方法，其特征在于，在所述终端构造中，在所述衬底的表面侧形成有多个FLR，所述表面层以与所述多个FLR接触的方式形成在所述多个FLR的上方。12根据权利要求1至9中任一项所述的半导体装置的检查方法，其特征在于，所述半导体装置为二极管、IGBT或者MOSFET。权利要求书CN104241155A1/4页4半导体装置的检查方法技术领域0001本发明涉及在例如大电流通断SWITCHING中使用的半导体装置的检查方法。背景技术0002在专利文献1中公。
8、开了一种在终端构造中形成有多个FLRFIELDLIMITINGRING的半导体装置。多个FLR是为了抑制半导体装置的耐压下降而设置的。在形成有多个FLR的衬底的主表面上形成有由LOCOSLOCALOXIDATIONOFSILICON形成的场绝缘膜。0003专利文献1日本特开2001313367号公报0004如果终端构造中的绝缘膜由于极化等而带电，则存在在半导体装置的耐压检查中漏电流增加、或者检查时的耐压变得不稳定的问题。终端构造中的半绝缘膜带电也存在同样的问题。因此，需要将终端构造中的绝缘膜和/或半绝缘膜的电荷去除。发明内容0005本发明就是为了解决上述课题而提出的，其目的在于提供一种具有电荷。
9、去除工序的半导体装置的检查方法，在该电荷去除工序中，将终端构造中的绝缘膜和/或半绝缘膜的电荷去除。0006本发明涉及的半导体装置的检查方法的特征在于，具有第1检查工序，在该工序中，对在衬底上形成有单元构造和终端构造的半导体装置的耐压进行检查，该单元构造用于流过主电流，该终端构造包围该单元构造；电荷去除工序，在该第1检查工序之后，在该电荷去除工序中，将该终端构造的在该衬底的上方由绝缘膜和/或半绝缘膜形成的表面层的电荷去除；以及第2检查工序，在该电荷去除工序之后，在该第2检查工序中，对该半导体装置的耐压进行检查。0007本发明涉及的其他半导体装置的检查方法的特征在于，具有电荷去除工序，在该工序中，。
10、将在衬底上形成有单元构造和终端构造的半导体装置的表面层的电荷去除，该单元构造用于流过主电流，该终端构造形成为包围该单元构造，并在该终端构造的表面具有由绝缘膜和/或半绝缘膜形成的该表面层；以及检查工序，在该电荷去除工序之后，在该检查工序中，对该半导体装置的耐压进行检查。0008本发明涉及的其他半导体装置的检查方法的特征在于，具有封装材料去除工序，在该工序中，将在衬底上形成有单元构造、终端构造、及封装材料的半导体装置的该封装材料去除，使该终端构造所具有的在表面上由绝缘膜和/或半绝缘膜形成的表面层露出，其中，该单元构造用于流过主电流，该终端构造包围该单元构造，该封装材料形成在该表面层的上方；以及电荷。
11、去除工序，在该封装材料去除工序之后，在该电荷去除工序中，将该表面层的电荷去除。0009发明的效果0010根据本发明，能够将终端构造中的绝缘膜和/或半绝缘膜的电荷去除。说明书CN104241155A2/4页5附图说明0011图1是芯片状态的半导体装置的剖面图。0012图2是说明第1检查工序的剖面图。0013图3是说明电荷去除工序的剖面图。0014图4是示出待机时间和漏电流的关系的曲线图。0015图5是检查实施前的半导体装置的剖面图。0016图6是示出实施方式2涉及的电荷去除工序的剖面图。0017图7是表示接地装置的变形例的剖面图。0018图8是表示接地装置的其他变形例的剖面图。0019图9是检查。
12、实施前的半导体装置的剖面图。0020图10是表示实施方式3涉及的电荷去除工序的剖面图。0021图11是表示本发明的实施方式3涉及的半导体装置的检查方法的变形例的剖面图。0022标号的说明002310单元构造；12终端构造；14衬底；16阳极；18表面电极；20阴极；30阱区域；32FLR构造；34沟道截断部；36绝缘膜；38半绝缘膜；39表面层；40外周电极；50电阻装置；50A第1导电体；50B第2导电体；60、70、80导电体；62、72、82接地装置；100封装材料；110第1导电体；112第2导电体；114电压施加装置。具体实施方式0024参照附图，对本发明的实施方式涉及的半导体装置的。
13、检查方法进行说明。存在对相同或对应的结构要素标注相同的标号，省略重复说明的情况。0025实施方式10026图1是芯片状态的半导体装置的剖面图。该半导体装置在芯片的中央部分具有流过主电流的单元构造10。并且，以包围单元构造10的方式形成有终端构造12。单元构造10和终端构造12形成在衬底14上。0027对单元构造10进行说明。在单元构造10中的衬底14的表面侧形成有阳极16。在阳极16的上方形成有表面电极18。在衬底14的背面形成有阴极20。0028对终端构造12进行说明。在终端构造12中的衬底14的表面侧形成有阱区域30、FLR构造32、以及沟道截断部34。阱区域30与阳极16接触。FLR构造。
14、32中形成有多个FLRFIELDLIMITINGRING。所谓的FLR构造32，是通过形成浮动的扩散层而实现半导体装置内的电场缓和的构造。沟道截断部34形成在衬底14的表面侧，位于终端构造12中与单元构造10相反的部分上。0029在终端构造12的衬底14的上方，以与阱区域30及FLR构造32接触的方式形成有绝缘膜36。绝缘膜36由SIO2形成。在绝缘膜36的上方形成有半绝缘膜38。有时将绝缘膜36和半绝缘膜38一起称为表面层39。表面层39以与多个FLR接触的方式形成在多个FLR的上方。在沟道截断部34的上方形成有外周电极40。外周电极40与表面层39接触。0030对上述半导体装置的检查方法进。
15、行说明。首先，实施对半导体装置的耐压进行检说明书CN104241155A3/4页6查的第1检查工序。图2是说明第1检查工序的剖面图。在第1检查工序中，向阳极16施加负电压，向阴极20施加正电压。由此，阳极16的电位变得比阴极20的电位低。并且，表面电极18侧的表面层39极化为正。另外，外周电极40侧的表面层39极化为负。0031在第1检查工序之后，实施将表面层39的电荷去除的电荷去除工序。图3是说明电荷去除工序的剖面图。在电荷去除工序中采用电阻装置50。在电阻装置50的一端形成有第1导电体50A。在电阻装置50的另一端形成有第2导电体50B。第1导电体50A和第2导电体50B例如具有针状的形状。
16、。0032在电荷去除工序中，将第1导电体50A抵接在表面电极18上，将第2导电体50B抵接在外周电极40上。由于表面电极18与表面层39的位于单元构造10侧的部分接触，外周电极40与表面层39的位于沟道截断部34侧的部分接触，因此，能够利用电阻装置50将表面层39的电荷从表面层39的两端引出。在图3中，以箭头示出电荷的移动方向。这样，去除表面层39的电荷。在电荷去除工序之后，实施对半导体装置的耐压进行检查的第2检查工序。0033此外，如果在第1检查工序实施之后，在表面层39保持带电的状态下实施第2检查工序，则由表面层39的电荷而产生漏电流。可以想到在第1检查工序之后，经过一定的延迟时间待机时间。
17、后再实施第2检查工序，以抑制该漏电流。图4是示出实施对半导体装置施加3000V的第1检查工序后的待机时间、和在第2检查工序中检测出的漏电流的关系的曲线图。直至第2检查工序中的漏电流下降至例如小于或等于05A为止，需要至少14秒左右的待机时间。因而存在检查时间变长的问题。0034因此，在本发明的实施方式1涉及的半导体装置的检查方法中，通过在第1检查工序实施后的电荷去除工序而将表面层39的电荷去除。因而，由于无需设置待机时间而能够缩短检查时间。0035在电荷去除工序中，也可以利用除了电阻装置50以外的手段将表面层39的电荷去除。半导体装置只要具有终端构造即可，并不特别限定，除了二极管以外，也可以是。
18、例如IGBT或MOSFET。表面层39由绝缘膜36和半绝缘膜38形成，但也可以由绝缘膜36、半绝缘膜38中的某一方而形成。检查对象并不限定于芯片状态的半导体装置，也可以是晶圆状态的半导体装置。不限定于FLR构造32，也可以在终端构造12中的衬底14的表面侧形成RESURF构造或VLDVARIATIONOFLATERALDOPING构造。此外，上述变形也能够应用于以下实施方式涉及的半导体装置的检查方法。0036实施方式20037图5是检查实施前的半导体装置的剖面图。由于处理过程中的离子进入等外界影响而在表面层39产生电荷。在本发明的实施方式2涉及的半导体装置的检查方法中，首先，实施电荷去除工序而。
19、将表面层39的电荷去除。0038图6是表示实施方式2涉及的电荷去除工序的剖面图。在电荷去除工序中采用接地装置62，该接地装置62在一端具有导电体60，另一端接地。导电体60具有针状的形状。将导电体60抵接在表面层39上，将表面层39的电荷去除。在电荷去除工序之后，实施对半导体装置的耐压进行检查的检查工序。由此，能够进行稳定的耐压测定。0039此外，在由于来自外界的影响而使表面层39带电的情况下，也可以想到使半导体装置受热而进行放电。然而，存在通过进行加热而对半导体装置造成热损伤，或者直至半导说明书CN104241155A4/4页7体装置恢复为常温为止需要时间的问题。在本发明的实施方式2中，由于。
20、采用接地装置62而去除表面层39的电荷，因此不会对半导体装置造成热损伤，并且能够缩短检查时间。0040图7是表示接地装置的变形例的剖面图。在接地装置72的一端形成的导电体70具有板状的形状。导电体70为板状导电板。在电荷去除工序中，使导电体70与表面层39面接触而将表面层39的电荷去除。通过使导电体70和表面层39面接触，从而与图6的接地装置62相比，能够提高放电效率。0041图8是表示接地装置的其他变形例的剖面图。在接地装置82的一端形成的导电体80是例如金属箔等导电带RIBBON。在电荷去除工序中，使导电体80与表面层39面接触而将表面层39的电荷去除。通过按照上述方式使导电体80和表面层。
21、39面接触，从而与图6的接地装置62相比，能够提高放电效率，并且，与图7的接地装置72相比，能够减小对表面层39造成的损伤。0042实施方式30043图9是检查实施前的半导体装置的剖面图。半导体装置由封装材料100封装。在表面层39的上方形成有封装材料100。封装材料100为例如凝胶封装材料，没有特别限定。0044有时由于封装材料100而使表面层39上部的半绝缘膜38极化为负，使表面层39下部的绝缘膜36极化为正。该极化使半导体装置的可靠性评价中的耐压性恶化。该极化在变更封装材料而采用新的封装材料的半导体装置中常见。0045对表面层39极化后的半导体装置进行故障解析。首先，去除封装材料100，。
22、使表面层39露出。将该工序称为封装材料去除工序。在封装材料去除工序之后，去除表面层39的电荷。将该工序称为电荷去除工序。图10是表示电荷去除工序的剖面图。在电荷去除工序中，采用电压施加装置114将表面层39的电荷去除，该电压施加装置114在一端具有第1导电体110，在另一端具有第2导电体112。0046具体而言，将第1导电体110抵接在表面层39上，将第2导电体112抵接在半导体装置的背面，使第1导电体110和第2导电体112产生电位差，以消除表面层39的电荷。在此，使第1导电体110的电位高于第2导电体112的电位。这样，能够使因表面层39的极化而引起的恶化恢复。0047图11是表示本发明的。
23、实施方式3涉及的半导体装置的检查方法的变形例的剖面图。在由于封装材料而使半绝缘膜38极化为负、使绝缘膜36极化为正时，将第1导电体110抵接在半导体装置的背面，将第2导电体112抵接至表面层39，使第1导电体110的电位高于第2导电体112的电位。说明书CN104241155A1/6页8图1图2说明书附图CN104241155A2/6页9图3图4说明书附图CN104241155A3/6页10图5图6说明书附图CN104241155A104/6页11图7图8说明书附图CN104241155A115/6页12图9图10说明书附图CN104241155A126/6页13图11说明书附图CN104241155A13。