《包含具有应力通道区的晶体管的设备及其形成方法.pdf》由会员分享，可在线阅读，更多相关《包含具有应力通道区的晶体管的设备及其形成方法.pdf（19页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104241336A43申请公布日20141224CN104241336A21申请号201410252242X22申请日2014060913/914,28820130610USH01L29/06200601H01L21/33620060171申请人格罗方德半导体公司地址英属开曼群岛大开曼岛72发明人G斯彻特茨施S弗莱克豪斯基R伊尔根74专利代理机构北京戈程知识产权代理有限公司11314代理人程伟王锦阳54发明名称包含具有应力通道区的晶体管的设备及其形成方法57摘要本发明涉及包含具有应力通道区的晶体管的设备及其形成方法，提供一种装置包括基板、P通道晶体管以及N通道晶体管。基板包。
2、括第一半导体材料的第一层以及第二半导体材料的第二层。第一与第二半导体材料具有不同的晶格常数。P通道晶体管包括在基板的第一部位中具有压缩应力的通道区。P通道晶体管的通道区包括第一半导体材料的第一层的一部分以及第二半导体材料的第二层的一部分。N通道晶体管包括在基板的第二部位中形成具有拉伸应力的通道区。N通道晶体管的通道区包括第一半导体材料的第一层的一部分以及第二半导体材料的第二层的一部分。还揭露的是形成所述装置的方法。30优先权数据51INTCL权利要求书2页说明书13页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书13页附图3页10申请公布号CN104241336A。
3、CN104241336A1/2页21一种装置，包含基板，该基板包含第一半导体材料的第一层及第二半导体材料的第二层，其中，该第二层设于该第一层上，并且该第一与第二半导体材料具有不同的晶格常数；P通道晶体管，包含具有该基板的第一部位中所提供压缩应力的通道区，该P通道晶体管的该通道区包含该第一半导体材料的该第一层的一部分以及该第二半导体材料的该第二层的一部分；以及N通道晶体管，包含具有该基板的第二部位中所形成拉伸应力的通道区，该N通道晶体管的该通道区包含该第一半导体材料的该第一层的一部分以及该第二半导体材料的该第二层的一部分。2根据权利要求1所述的装置，其中，该P通道晶体管及该N通道晶体管的所述通道。
4、区具有不同的晶格错位密度。3根据权利要求2所述的装置，其中，该P通道晶体管及该N通道晶体管的其中一者的一部分包含氦。4根据权利要求1所述的装置，其中，该第一半导体材料的该第一层设于第三半导体材料的基板基底上，该第三半导体材料及该第一半导体材料具有不同的晶格常数。5根据权利要求4所述的装置，其中，该第二半导体材料及该第三半导体材料为实质相同的半导体材料。6根据权利要求4所述的装置，其中，该第二半导体材料及该第三半导体材料包含硅，以及该第一半导体材料包含硅/锗。7一种方法，包含提供基板，该基板包含基板基底、设于该基板基底上的第一半导体材料的第一层及设于该第一层上的第二半导体材料的第二层，其中，该第。
5、一半导体材料与该第二半导体材料具有不同的晶格常数；形成电气绝缘结构，该电气绝缘结构在该基板上方具有第一开口；透过该电气绝缘结构的该第一开口将惰性气体的离子植入该基板的一部分中；以及在该电气绝缘结构的该第一开口中形成第一晶体管的栅极电极。8根据权利要求7所述的方法，其中，该惰性气体的所述离子的至少一部分植入该基板基底与该第一半导体材料的该第一层的至少一者中。9根据权利要求8所述的方法，其中，随之布植的惰性气体的深度分布的最大值位于该第一半导体材料的该第一层内。10根据权利要求8所述的方法，其中，随之布植的惰性气体的深度分布的最大值位于该第一半导体材料的该第一层下方。11根据权利要求8所述的方法，。
6、更包含在布植该惰性气体的所述离子后以及在形成该栅极电极前进行退火程序。12根据权利要求11所述的方法，其中，该退火程序包含激光退火及闪光灯退火的至少一者。13根据权利要求11所述的方法，其中，该惰性气体为氦。14根据权利要求13所述的方法，其中，形成具有该第一开口的该电气绝缘结构包含形成栅极结构，该栅极结构包含虚拟栅极电极及毗连该虚拟栅极电极的侧壁间隔物；权利要求书CN104241336A2/2页3在该栅极结构上方沉积一层层间电介质；进行化学机械研磨程序，该化学机械研磨程序曝露该虚拟栅极电极；以及移除该虚拟栅极电极、该层间电介质及形成该电气绝缘结构的该侧壁间隔物，该第一开口设于该虚拟栅极电极的。
7、位置。15根据权利要求14所述的方法，其中，直接位于该第一半导体材料的该第一层下方的该基板基底的至少一部分包含硅，该第一半导体材料包含硅/锗，以及该第二半导体材料包含硅。16根据权利要求15所述的方法，其中，该第一半导体材料的该第一层包含锗浓度范围自约20至40的硅/锗并且具有范围自约50至200NM的厚度，以及该第二半导体材料的该第二层具有范围自约10至80NM的厚度。17根据权利要求16所述的方法，其中，该惰性气体的所述离子具有范围自约80至200KEV的能量，以及范围自约1015至1016原子/CM2的该惰性气体的所述离子的剂量。18根据权利要求17所述的方法，其中，该第一晶体管的该栅极。
8、电极的形成包含在该基板上方沉积一层栅极绝缘材料和一层至少一个栅极电极材料，以及移除该栅极绝缘材料的该层和该至少一个栅极电极材料的该层位于该开口外侧的部分。19根据权利要求18所述的方法，其中，该栅极绝缘材料包含高K材料，以及该至少一个栅极电极材料包含金属。20根据权利要求19所述的方法，其中，该电气绝缘结构具有第二开口，其中，第二晶体管的栅极电极形成于该电气绝缘结构的该第二开口中，以及其中，该第二开口在布植该惰性气体的所述离子期间借由掩模予以覆盖，以及其中，该第一晶体管与该第二晶体管的其中一者为N通道晶体管且该第一晶体管与该第二晶体管的另一者为P通道晶体管。21根据权利要求20所述的方法，其中。
9、，该第一晶体管为N通道晶体管，以及该第二晶体管为P通道晶体管。权利要求书CN104241336A1/13页4包含具有应力通道区的晶体管的设备及其形成方法技术领域0001基本上，本揭露关于集成电路领域，并且尤指包括具有应力通道区的晶体管的集成电路。背景技术0002集成电路包括大量电路元件，其尤其包括场效晶体管。在场效晶体管中，提供栅极电极。栅极电极可借由在栅极电极与通道区之间提供电气绝缘的栅极绝缘层而与通道区隔离。毗连通道区提供的是源极区与漏极区。0003通道区、源极区和漏极区由半导体材料构成，其中通道区的掺杂不同于源极区与漏极区的掺杂。取决于施加至栅极电极的电压，场效晶体管可在导通状态ONST。
10、ATE与截止状态OFFSTATE之间切换，其中通道区在导通状态时的导电性大于通道区在截止状态时的导电性。0004为了改良场效晶体管在导通状态时通过通道区的电流，可在通道区中提供弹性应力。拉伸应力可提高如硅的半导体材料中的电子迁移率。在N通道晶体管的通道区中提供拉伸应力，因而可帮助改良通道区的导电性，使得晶体管处于导通状态时所获得通过通道区的电流可较大。如硅的半导体材料中的压缩应力可改良电洞的迁移率，使得在P通道晶体管的通道区中提供压缩应力，有助于在P通道晶体管处于晶体管导通状态时所获得通过通道区的电流可较大。0005为了在晶体管的通道区中提供弹性应力，通道区可设有多层不同半导体材料。例如，硅/。
11、锗层及硅层可形成于硅的基板基底上，例如硅晶圆上。硅/锗层形成于硅基板基底上，并且硅层形成于硅/锗层上。硅/锗具有大于硅的晶格常数。由于互设于彼此上的材料的晶格常数差异，故可产生弹性应力。0006如以上所详述，为了改良P通道晶体管与N通道晶体管的效能，P通道晶体管与N通道晶体管的通道区中可需要不同类型的应力。若使用上述用于在晶体管通道区中产生应力的技术，则在P通道晶体管的通道区与N通道区中产生不同应力可为问题，一般而言，原因在于获得硅/锗层中及/或硅层中的全域应力GLOBALSTRESS，例如，顶部硅层中的双轴应力BIAXIALSTRESS。因此，尽管硅基板基底上硅/锗与硅层所产生的弹性应力对一。
12、种晶体管可能有利，但其对于另一种晶体管可能不太理想。0007本揭露提供解决上述问题的装置及方法。发明内容0008下文介绍简化的发明内容，用以对本发明的若干态样有基本的了解。本摘要不是本发明的详尽概观。目的在于识别本发明的主要或关键元件，或叙述本发明的范畴。其唯一目的在于以简化形式介绍若干概念，作为下文所述更详细说明的引言。0009本文所揭露的描述性装置包括基板、P通道晶体管以及N通道晶体管。基板包括第一半导体材料的第一层以及第二半导体材料的第二层。第二层设于第一层上，并且第一说明书CN104241336A2/13页5与第二半导体材料具有不同的晶格常数。P通道晶体管包括在基板的第一部位中提供具有。
13、压缩应力的通道区。P通道晶体管的通道区包括第一半导体材料的第一层的一部分以及第二半导体材料的第二层的一部分。N通道晶体管包括在基板的第二部位中形成具有拉伸应力的通道区。N通道晶体管的通道区包括第一半导体材料的第一层的一部分以及第二半导体材料的第二层的一部分。0010本文所揭露的描述性方法包括提供基板。基板包括基板基底、设于基板基底上的第一半导体材料的第一层、以及设于第一层上的第二半导体材料的第二层。第一半导体材料及第二半导体材料具有不同的晶格常数。具有第一开口的电气绝缘结构在基板上方形成。惰性气体的离子透过电气绝缘结构的第一开口而植入基板的一部分。N通道晶体管的栅极电极在电气绝缘结构的第一开口。
14、中形成。附图说明0011将搭配附图参照底下说明了解本揭露，其中相同的元件符号视为相称的元件，以及其中0012图1至图4表示根据一具体实施例的方法的阶段中，根据一具体实施例的装置的剖面图；以及0013图5概要描述离子布植程序和退火程序对根据一具体实施例的装置中半导体层的应力组构的影响。0014尽管本文所揭示的专利标的SUBJECTMATTER易受各种改进和替代形式所影响，其特定具体实施例仍已借由图式中的实施例予以表示并且在本文中予以详述。然而，应理解的是，本文对特定具体实施例的说明其用意不在于限制本发明于所揭露的特殊形式，相反地，用意在于含括落于权利要求书所界定本发明精神与范畴内的所有改进、均等。
15、件、以及替代。0015符号说明0016100半导体结构0017101基板0018102基板基底0019103第一层0020104第二层0021105隔离结构0022106P通道晶体管元件0023107N通道晶体管元件0024108源极区0025109漏极区0026110源极区0027111漏极区0028112通道区0029113通道区0030114栅极结构说明书CN104241336A3/13页60031115栅极结构0032116虚拟栅极电极0033117虚拟栅极电极0034118虚拟栅极绝缘层0035119虚拟栅极绝缘层0036120衬垫层0037121衬垫层0038122侧壁间隔物003。
16、9123侧壁间隔物0040124硅化物区0041125硅化物区0042126硅化物区0043127硅化物区0044128层间电介质0045129覆盖层0046130覆盖层0047201开口0048202开口0049203掩模0050204离子布植程序0051205电气绝缘结构0052301微孔0053302退火程序0054401栅极绝缘层0055402栅极绝缘层0056403栅极电极0057404栅极电极0058501左侧部分0059502右侧部分0060503错位0061504错位0062506元件符号0063507元件符号0064508元件符号0065509元件符号。具体实施方式0066下。
17、面说明本发明的各种描述性具体实施例。为了澄清，本说明书未说明实际实作的所有特征。当然，将了解的是，在开发任何此类实际具体实施例时，可施作许多特定实作说明书CN104241336A4/13页7的决策以达成开发者的目的，如符合系统相关和商务相关限制条件之类，此将随不同实作而变。再者，将了解的是，此类开发上的努力可能复杂且耗时，但对于受益于本揭露内容的所属领域中具有普通技术者而言，将是例行工作。0067现将引用附图说明本专利标的。图式中所示意的各种结构、系统及装置其目的仅在于说明而非为了以所属领域技术人员所熟知的细节混淆本揭露。虽然如此，仍含括附图以说明并且解释本揭示的描述性实施例。应该理解并且解读。
18、本文的用字及词组与所属相关领域的技术人员所理解的用字及词组具有相容的意义。术语或词组的特殊定义，亦即，有别于所属领域技术人员所理解的普通或惯用意义的定义，用意是要借由本文对于术语或词组的一致性用法予以隐喻。就术语或词组用意在于具有特殊意义，亦即，不同于所属领域技术人员所理解的术语或词组，的方面来说，此特殊定义将在说明书中以直接并且明确提供术语或词组特殊定义的明确方式予以清楚提出。0068根據本文所揭露的具体實施例，場效晶体管可形成於基板例如，半导体晶圓上，其包括不同半导体材料层。例如，矽/鍺层可設於矽基板基底上，並且矽层可設於矽/鍺层上。程序開始時，矽頂层可實質未受應力並且矽/鍺层可具有壓縮應。
19、力。基板可由晶圓供應商製造，或可內部作業使用矽/鍺與矽磊晶生長製造，可於與形成場效晶体管相同的設施处進行。0069本揭露不局限於矽與矽/鍺材料的組合。或者，包括具有不同晶格常數的半导体材料其將因晶格不匹配而造成應力的半导体堆疊異質結構的其它組合，可使用作為起始材料。0070在矽/鍺层與矽层設於矽基板基底上的具体實施例中，頂部矽层的厚度範圍可自約10至80NM纳米，埋置型矽/鍺层的厚度範圍可自約50至200NM，並且矽/鍺层可具有範圍自約20至40的鍺含量，其中鍺含量係提供作為矽/鍺层中鍺的克分子數MOLARFRACTION。0071可进行高K金属栅极HKMG取代栅极程序以供形成P通道晶体管与N。
20、通道晶体管。可于基板形成P通道晶体管元件与N通道晶体管元件。P通道晶体管元件与N通道晶体管元件各可包括虚拟栅极。可进行层间电介质ILD填充。层间电介质可包括利用化学气相沉积程序及/或电浆增强型化学气相沉积程序沉积的二氧化硅，其中四乙氧基硅烷TEOS使用作为反应剂。化学机械研磨程序可用于平整化层间电介质，并且用于曝露P通道晶体管元件与N通道晶体管元件的虚拟栅极。接着，可移除虚拟栅极。0072之后，可将氦植入具有能量范围自约80至200KEV的N通道晶体管元件取决于硅与硅/锗层的厚度，使得大部分或至少大量氦原子植入硅/锗层内及/或硅/锗层下面，就在硅基板基底内。氦离子的一般剂量范围可自约1015至。
21、1016ATOMS/CM2每平方公分的原子数。0073之后，可进行热处理，例如包括激光退火或闪光灯退火的超快退火，以便分离氦原子，其可重排并且形成干扰硅晶格的微孔。这可允许N通道晶体管元件中的硅/锗层借由一些错位缺陷的形成而自其压缩应力状态松开。同时，到目前为止未受应力的顶部硅层可因下面硅/锗层的松开而获得拉伸应力。此拉伸应力可改良N通道晶体管通道区中电子的迁移率，并且因此改良N通道晶体管的驱动电流。0074可在氦离子布植期间掩模P通道晶体管元件，使得氦离子仅植入N通道晶体管元说明书CN104241336A5/13页8件。因此，可有助于改良P通道晶体管元件通道区中的电洞迁移率的硅/锗层压缩应力。
22、可被维持于P通道晶体管元件中。0075之后，可进行高K栅极绝缘层的沉积及金属的沉积，其中不同金属取决于晶体管的功函数要求而可用于N通道晶体管与P通道晶体管。另外，可进行接触部的形成以及后段制程。0076图1表示根据具体实施例，制程阶段中半导体结构100的概要剖面图。半导体结构100可包括基板101。基板101可包括基板基底102。基板基底102可包括半导体材料，例如硅。在一些具体实施例中，基板基底102可包括主体半导体晶圆，例如主体硅晶圆。在其他具体实施例中，基板基底102可包括上覆半导体绝缘体SEMICONDUCTORONINSULATOR晶圆，其中一层例如硅的半导体材料设于一层例如二氧化硅。
23、的电气绝缘材料上。电气绝缘材料层可设于可例如为硅晶圆的支撑晶圆上。0077基板101可进一步包括第一半导体材料的第一层103以及第二半导体材料的第二层104。第一半导体材料的第一层103可设于基板基底102上。在基板基底102包括主体半导体晶圆的具体实施例中，第一半导体材料的第一层103可设于例如直接设于主体半导体晶圆的表面上。在基板基底102包括上覆半导体绝缘体结构的具体实施例中，第一半导体材料的第一层103可设于例如直接设于上覆半导体绝缘体结构的半导体层上。第二半导体材料的第二层104可设于例如直接设于第一半导体材料的第一层103上。第一层103可具有范围自约50至200NM的厚度，并且第。
24、二层104可具有范围自约10至80NM的厚度。0078直接位于第一半导体材料第一层103下面的基板基底102的一部分可包括硅。在基板基底102包括主体半导体晶圆的具体实施例中，整个基板基底102实质可由硅构成。在基板基底102包括上覆半导体绝缘体晶圆的具体实施例中，上覆半导体绝缘体晶圆的半导体层可为硅层。基板基底102直接位于第一半导体材料第一层103下面的部位的硅可包括实质纯硅，其中实质纯硅可包括特定量的掺质及/或其他杂质。0079第一半导体材料的第一层103可包括不同于基板基底102的半导体材料。在一些具体实施例中，第一层103可包括硅的化合物。尤其是，第一层103可包括硅/锗。在此等具体。
25、实施例中，第一层103的锗含量，以锗的克分子数表示，范围可自约20至40。在其他具体实施例中，第一层103可包括有别于硅/锗的材料。例如，第一层103可包括硅的化合物以及有别于锗的元素，例如碳化硅。然而，本揭露不局限于第一层103包括硅化合物的具体实施例。在进一步具体实施例中，第一层103可包括IIIV族半导体化合物、IIVI族半导体化合物及/或实质纯锗。0080相较于基板基底102直接毗连第一层103的部位的材料，第一层103的第一半导体材料可具有不同的晶格常数。例如，硅/锗硅/锗具有大于实质纯硅的晶格常数，并且碳化硅可具有小于实质纯硅的晶格常数。0081第二层104的第二半导体材料可为与第。
26、一层103的第一半导体材料不同的材料。在一些具体实施例中，第二层104与基板基底102、或至少基板基底102直接位于第一层103下面的部位可由实质相同材料构成。在若干这些具体实施例中，第二层104可由实质纯硅构成，其中术语实质纯可理解成第二层104的第二半导体材料可视需要地包括掺质可经意地引入第二层104的特定用量以及其它杂质其可不经意地予以引入第二层104说明书CN104241336A6/13页9于其形成期间，另外还有硅。0082然而，本揭露不局限于具体实施例，其中第二层104由硅构成。在其他具体实施例中，可使用其它材料，例如，碳化硅、IIIV族半导体材料及/或IIVI族半导体材料。在一些具。
27、体实施例中，第二层104的材料可不同于基板基底102直接位于第一层103下面的部位的材料。0083第一半导体材料的第一层103可为设于基板基底102上的磊晶膜，其中第一层103的第一半导体材料的晶格对准于至少一部分基板基底102的晶格，尤指基板基底102直接位于第一层103下面的部位的晶格。0084由于基板基底102与第一层103的材料其晶格常数不同，故可产生弹性应力。由于第一层103的原子可倾向对准基板基底102的材料的晶格，故第一层103的原子之间的距离可不同于第一半导体材料的自然晶格常数，第一层103形成自第一半导体材料。在第一层103由具有晶格常数大于基板基底102材料的材料构成的具体。
28、实施例中，第一层103可具有本质压缩应力，而在第一层103由具有晶格常数小于基板基底102材料的材料构成的具体实施例中，第一半导体材料的第一层103可具有本质拉伸应力。0085第二半导体材料的第二层104可为设于第一半导体材料的第一层103上的磊晶膜，其中第二层104的第二半导体材料的晶格可对准第一半导体材料的第一层103的晶格。0086如上所述，第一半导体材料的第一层103的晶格可对准其下面基板基底102的材料的晶格。因此，第一层103的第一半导体材料原子之间的距离可大约等于基板基底102材料的原子之间的距离。因此，在第二层104与基板基底102直接位于第一层103下面的部位是由实质相同材料。
29、构成的具体实施例中，第二半导体材料的第二层104可实质未受应力、或可具有较低的弹性应力。0087半导体结构100可进一步包括P通道晶体管元件106及N通道晶体管元件107。可例如包括浅沟槽隔离结构的隔离结构105可提供电气绝缘于P通道晶体管元件106与N通道晶体管元件107之间、以及晶体管元件106、107与半导体结构100的其它电路元件未图示之间。0088P通道晶体管元件106可包括设于P通道晶体管元件106主动区上面的栅极结构114。栅极结构114可包括电气绝缘材料例如二氧化硅的虚拟栅极绝缘层118、其可包括多晶硅并且形成于虚拟栅极绝缘层118上的虚拟栅极电极116、以及其设于虚拟栅极电极。
30、116上并且包括电介材料例如硅氮化物的覆盖层129。栅极结构114可进一步包括可由电介材料举例如二氧化硅构成的衬垫层120、以及可由不同于衬垫层120的电介材料举例如硅氮化物构成的侧壁间隔物122。0089P通道晶体管元件106的主动区可设于基板101的一部分中，并且可包括毗连栅极结构114而设的源极区108与漏极区109，以及设于源极区108与漏极区109之间、位于栅极结构114下面的通道区112。0090在一些具体实施例中，源极区108可包括源极扩展部并且漏极区109可包括漏极扩展部，其中源极与漏极扩展部可在侧壁间隔物122下面扩展并且可具有小于源极区108与漏极区109的深度。P通道晶体。
31、管元件106的源极区108与漏极区109可为P型掺杂，并且P通道晶体管元件106的通道区112可为N型掺杂或实质未掺杂。硅化物区124、125可设于源极区108与漏极区109中。说明书CN104241336A7/13页100091N通道晶体管元件107可包括栅极结构115。类似于P通道晶体管元件106的栅极结构114，N通道晶体管元件107的栅极结构115可包括虚拟栅极绝缘层119、虚拟栅极电极117、覆盖层130、衬垫层121以及侧壁间隔物123。N通道晶体管元件107的栅极结构115的元件可由实质与P通道晶体管元件106的栅极结构114相同的材料构成。0092N通道晶体管元件107进一步包。
32、括设于一部分基板101中的主动区。N通道晶体管元件107的主动区包括毗连栅极结构115而设的源极区110与漏极区111、以及设于源极区110与漏极区111之间、位于栅极结构115下面的通道区113。类似于N通道晶体管元件106，源极区110与漏极区111可分别包括源极扩展部及漏极扩展部。再者，硅化物区126、127可设于源极区110中及漏极区111中。0093N通道晶体管元件107的源极区110与漏极区111可为N型掺杂，并且N通道晶体管元件107的通道区113可为P型掺杂或实质未掺杂。0094可将包括电介材料举例如二氧化硅的层间电介质128设于P通道晶体管元件106与N通道晶体管元件107上。
33、面。0095于图1所示制程点时，P通道晶体管元件106的通道区112的弹性应力与N通道晶体管元件107的通道区113的弹性应力可大约相等。在基板基底102与第二半导体材料的第二层104包括硅、并且第一半导体材料的第一层103包括硅/锗的具体实施例中，P通道晶体管元件106的通道区112及N通道晶体管元件107的通道区113两者都可具有压缩应力，由如上所述受压缩应力的第一层103所提供。尽管P通道晶体管元件106的通道区112的压缩应力可有利于改良P通道晶体管元件106的通道区112中电洞的迁移率，但鉴于N通道晶体管元件107的通道区113中电子的迁移率，其仍可不太理想。0096上述半导体结构1。
34、00的特征可如下形成。0097可用主体半导体晶圆或上覆半导体绝缘体晶圆的形式提供基板基底102。可凭借用于磊晶沉积半导体材料层的技术，在基板基底102上沉积第一半导体材料的第一层103与第二半导体材料的第二层104。尤其是，可运用包括化学气相沉积、电浆增强型化学气相沉积、原子层沉积及/或物理气相沉积在内的技术和诸如分子束磊晶的技术。0098在沉积第一层103与第二层104后，可凭借包括光光刻、蚀刻、氧化及/或沉积在内形成浅沟槽隔离结构的技术形成隔离结构105，并且可进行离子布植程序以用于掺杂晶体管元件106、107的主动区，其中所述掺杂可对应于通道区112、113的所需掺杂。P通道晶体管元件1。
35、06的主动区可在N通道晶体管元件107的主动区掺杂期间借由光阻掩模而被覆盖，并且N通道晶体管元件107的主动区可在P通道晶体管元件106的主动区掺杂期间借由光阻掩模而被覆盖。0099之后，可凭借氧化及/或沉积技术形成一层虚拟栅极绝缘层118、119材料。可凭借例如化学气相沉积、电浆增强型化学气相沉积及/或物理气相沉积等沉积技术，在虚拟栅极绝缘层118、119材料层上沉积虚拟栅极电极116、117及覆盖层129、130的材料层。接着，可图案化虚拟栅极绝缘层118、119、虚拟栅极电极116、117及覆盖层129、130的材料层，以形成虚拟栅极绝缘层118、119、虚拟栅极电极116、117以及覆。
36、盖层129、130。这可凭借光光刻及蚀刻的技术予以完成。0100之后，可进行离子布植程序以形成毗连虚拟栅极电极116、117的源极与漏极扩展区。如此做时，可将P型掺质的离子植入P通道晶体管元件106，并且可将N型掺质的离子说明书CN104241336A108/13页11植入N通道晶体管元件107，其中P通道晶体管元件106可在将离子植入N通道晶体管元件107期间被光阻掩模所覆盖，并且N通道晶体管元件107可在将离子植入P通道晶体管元件106期间被掩模所覆盖。撞击于虚拟栅极电极116、117上的离子可被虚拟栅极电极所吸收，使得通道区112、113的掺杂可维持实质未改质。0101接着，可形成衬垫层。
37、120、121及侧壁间隔物122、123。为此，可例如凭借化学气相沉积及/或电浆增强型化学气相沉积的技术，沉积衬垫层120、121及侧壁间隔物122、123的材料层。接着，可进行非等向性蚀刻程序，例如干蚀刻程序，其中侧壁间隔物122、123在半导体结构100的实质水平部位上的部分材料层被移除，并且虚拟栅极电极116、117侧壁处的部分层因蚀刻程序的非等向性而留在半导体结构100中。衬垫层120、121的材料层在非等向性蚀刻程序中可使用作为蚀刻终止层。0102衬垫层120、121中未被侧壁间隔物122、123所覆盖的部分材料层可借由可为湿蚀刻程序或干蚀刻程序的蚀刻程序予以移除，并且源极区108、。
38、110与漏极区109、111可凭借离子布植程序予以形成，其中P型掺质的离子植入P通道晶体管元件106，并且N型掺质的离子植入N通道晶体管元件107。在形成P通道晶体管元件106的源极区108与漏极区109期间，N通道晶体管元件107可被光阻掩模所覆盖，并且P通道晶体管元件106可在形成N通道晶体管元件107的源极区110与漏极区111期间被光阻掩模所覆盖。0103接着，可形成硅化物区124、125、126、127，方式借由在半导体结构100上方沉积一层如镍、钨及/或钛的耐火金属，并且进行退火程序，以在耐火金属与第二层104的第二半导体材料之间引发化学反应。耐火金属的未反应的残留物可凭借蚀刻程序。
39、予以移除。在进行用来形成硅化物区124、125、126、127的退火程序中及/或另外进行的另一退火程序中，可活化被引入晶体管元件106、107的主动区的掺质，使得他们可提供电荷载子。0104之后，层间电介质128可凭借化学气相沉积程序及/或电浆增强型化学气相沉积程序予以沉积。在层间电介质128包括二氧化硅的具体实施例中，可凭借化学气相沉积及/或电浆增强型化学气相沉积的程序而形成层间电介质128，其中四乙氧基硅烷TEOS使用作为反应剂。0105图2表示制程较晚阶段中的半导体结构100的概要剖面图。0106在沉积层间电介质128后，可进行化学机械研磨程序。在化学机械研磨程序中，层间电介质128在虚。
40、拟栅极电极116、117上面的部位图1可予以移除。另外，可移除覆盖层129、130图1，使得虚拟栅极电极116、117曝露于半导体结构100的表面，并且还可移除部分侧壁间隔物122、123与衬垫层120、121。如图2所示，在化学机械研磨程序中，对比于如图1概要所示的可在栅极结构114、115上面具有陵部的所沉积的层间电介质128的表面，层间电介质128与侧壁间隔物122、123可获得实质平坦的表面。0107在化学机械研磨程序后，可移除虚拟栅极电极116、117，凭借的方式为蚀刻程序，其适于相对于衬垫层120、121、侧壁间隔物122、123及层间电介质128的材料，选择性地移除虚拟栅极电极1。
41、16、117的材料。蚀刻程序可为干蚀刻程序或湿蚀刻程序。在用于移除虚拟栅极电极116、117的蚀刻程序中，虚拟栅极绝缘层118、119可使用作为蚀刻终止层。之后，可进行用于移除虚拟栅极绝缘层118、119的进一步干或湿蚀刻程序。0108在移除虚拟栅极电极116、117及虚拟栅极绝缘层118、119后，可在设于电气绝缘结构205中的开口201、202的底部曝露第二半导体材料的第二层104。可借由未在上述化说明书CN104241336A119/13页12学机械研磨程序中移除的部分层间电介质128、侧壁间隔物122、123以及衬垫层120、121提供电气绝缘结构205。0109如上所详述，衬垫层12。
42、0、121及层间电介质128可包括二氧化硅，并且侧壁间隔物122、123可包括硅氮化物。因此，电气绝缘结构205可包括由不同材料构成的部位。尤其是，电气绝缘结构205可包括由侧壁间隔物122、123所提供的硅氮化物部位，其毗连电气绝缘结构205的开口201、202而置。0110电气绝缘结构205的开口201设于P通道晶体管元件106的虚拟栅极电极116的位置。因此，开口201置于P通道晶体管元件106的通道区112上面。0111电气绝缘结构205的开口202置于N通道晶体管107的虚拟栅极电极117的位置。因此，电气绝缘结构205的开口202置于N通道晶体管107的通道区113上面。0112在。
43、电气绝缘结构205中的开口201、202形成后，可形成掩模203。掩模203可覆盖P通道晶体管元件106、或至少其部分。尤其是，掩模203可覆盖设于P通道晶体管106的通道区112上面的开口201。0113掩模203不覆盖N通道晶体管元件107或至少其部分。尤其是，掩模203不覆盖设于N通道晶体管元件107的通道区113上面的开口202。因此，在掩模203形成后，N通道晶体管元件107的通道区113处的第二半导体材料第二层104的一部分曝露于半导体结构100的表面。P通道晶体管元件106的通道区112上面的第二半导体材料第二层104的部位未曝露，但被掩模203所覆盖。0114在掩模203形成后。
44、，可进行图2中箭号204概要所指的离子布植程序。在离子布植程序204中，可用惰性气体的离子照射半导体结构100。在一些具体实施例中，可于离子布植程序204中用氦离子照射半导体结构100。然而，本揭露不局限于半导体结构100在离子布植程序204中用氦离子照射的具体实施例。在其他具体实施例中，可运用有别于氦的惰性气体。尤其是，可用原子量小于氙的惰性气体，例如，氪、氩及/或氖，的离子照射半导体结构100。0115在一些具体实施例中，可用氦离子于离子布植程序204照射半导体结构100，其中氦离子可具有范围自约80至200KEV的能量。氦离子的剂量范围可自约1015至1016ATOMS/CM2。0116。
45、在离子布植程序204中，离子可穿透N通道晶体管107的部分通道区113，其曝露于电气绝缘结构205中开口202的底部。由于通道区113的离子与原子之间的交互作用，离子可失去能量，而最终在N通道晶体管元件107的通道区113内停住不动并且电气中和。离子在停住不动前行经通道区113的距离可取决于用于离子布植程序204中的离子类型、离子的能量与基板基底102的材料、第一半导体材料的第一层103以及第二半导体材料的第二层104。0117离子与通道区113的原子交互作用的次数、以及所述离子与通道区113的原子之间各次交互作用时的能量损耗都可能具有特定程度的随机性，以致曝露于开口202底部的第二半导体材料。
46、的第二层104表面上撞击能量实质相同的离子可在离表面不同距离处停住不动。因此，在离子布植程序204中，可获得植入N通道晶体管元件107的通道区113的惰性气体的深度分布。0118深度分布对应于离第二半导体材料第二层104表面的距离可具有最大值，离子布说明书CN104241336A1210/13页13植程序204中大部分照射至N通道晶体管元件107的通道区113的离子于此最大值停住不动。在下文中，沿着与形成晶体管元件106、107处的基板101表面垂直的基板101厚度方向所测量，离子布植程序204中惰性气体的离子深度分布的最大值与第二半导体材料的第二层104的表面之间的距离，将表示为惰性气体离子。
47、的布植深度。0119离子布植程序204中惰性气体离子的布植深度可大于第一半导体材料的第一层103的厚度与第二半导体材料的第二层104的厚度的总和。因此，如离子布植程序204后直接所获得的植入的惰性气体其深度分布的最大值可在第一半导体材料的第一层103下面，亦即，在基板基底102内。0120在其他具体实施例中，惰性气体离子于离子布植程序204的布植深度可小于第一半导体材料的第一层103与第二半导体材料的第二层104的厚度的总和，并且大于第二层104的厚度。因此，可在第一半导体材料的第一层103内获得随的布植的惰性气体其深度分布的最大值。0121在电气绝缘结构205及/或掩模203上撞击，于离子布。
48、植程序204中照射至半导体结构100的惰性气体离子，可被电气绝缘结构205及/或掩模203所吸收。因此，可选择性地将惰性气体的离子植入N通道晶体管元件107的通道区113。尤其是，实质上并无惰性气体的离子植入P通道晶体管元件的源极108、漏极109与通道112区并且植入N通道晶体管元件107的源极区110与漏极区111。0122图3表示制程的较晚阶段中半导体结构100的概要剖面图。0123在离子布植程序204后，可例如凭借光阻剥除程序移除掩模203，并且可进行退火程序，如图3的箭号302所指。退火程序302可为超快退火程序，例如，激光退火程序。在其他具体实施例中，退火程序302可为闪光灯退火程。
49、序。在激光退火程序或闪光灯退火程序中，半导体结构100可较短时间曝露于较高温。这可有助于降低掺质例如晶体管元件106、107的源极区108、110与漏极区109、111中的掺质的扩散。在退火程序302中，半导体结构100可曝露于范围自约900至1200的温度，并且退火程序302可具有范围自约1毫秒至约2秒的持续时间，尤其是自约1毫秒至约1秒。0124在退火程序302中，可分离离子布植程序204中引入N通道晶体管元件107的通道区113的氦原子，使得氦原子可重排并且形成微孔，其可能干扰部分基板基底102及/或N通道晶体管元件107的通道区113中第一半导体材料的部分第一层103的晶格。在图3中，微孔予以概要描述并且以元件符号301表示，其中图3所示的微孔301的数量及尺寸仅属示意性质，并且不需代表实际实作时所获得的微孔的数量及/或尺寸。基板基底102及/或第一半导体材料的第一层103的晶格中微孔301的存在，可允许第一半导体材料的第一层103借由一些错位缺陷的形成而自其受应力状态松开。因此，第一半导体材料的第一层103的原子之间的距离可朝向第一半导体材料的自然晶格常数松开，第一层103由其形成，及/或第一层103的原子可安排于与第一半导体材料的晶格常数实质一致的距离。因此，由N通道晶体管元件107的通道区113中第一半导体材料的第一层103初始提供的弹性应力可被松开及/或。