《半导体器件的形成方法.pdf》由会员分享，可在线阅读，更多相关《半导体器件的形成方法.pdf（12页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104064452A43申请公布日20140924CN104064452A21申请号201310092799722申请日20130321H01L21/28200601H01L21/823820060171申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号72发明人何永根陈勇74专利代理机构北京集佳知识产权代理有限公司11227代理人骆苏华54发明名称半导体器件的形成方法57摘要一种半导体器件的形成方法，包括提供半导体衬底，在衬底中形成有隔离结构，隔离结构将衬底隔离为第一有源区和第二有源区，第一有源区和第二有源区的类型相反；在衬底上形成高K介质。
2、层、位于高K介质层上的导电层，将位于第一有源区的导电层定义为第一导电层，位于第二有源区的导电层定义为第二导电层；对第一导电层和/或第二导电层进行功函数调整；进行功函数调整后，图形化第一导电层、第二导电层和高K介质层，形成位于第一有源区的第一栅极及位于第一栅极下的第一高K栅介质层，位于第二有源区的第二栅极及位于第二栅极下的第二高K栅介质层。本发明通过对第一导电层和/或第二导电层进行功函数调整，不使用刻蚀工艺，不会损伤高K介质层。51INTCL权利要求书2页说明书6页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书6页附图3页10申请公布号CN104064452ACN1。
3、04064452A1/2页21一种半导体器件的形成方法，其特征在于，包括提供半导体衬底，在所述衬底中形成有隔离结构，所述隔离结构将衬底隔离为第一有源区和第二有源区，所述第一有源区和第二有源区的类型相反；在所述衬底上形成高K介质层、位于高K介质层上的导电层，将位于第一有源区的导电层定义为第一导电层，位于第二有源区的导电层定义为第二导电层；对所述第一导电层和/或第二导电层进行功函数调整；进行功函数调整后，图形化所述第一导电层、第二导电层和高K介质层，形成位于第一有源区的第一栅极及位于第一栅极下的第一高K栅介质层，位于第二有源区的第二栅极及位于第二栅极下的第二高K栅介质层。2如权利要求1所述的形成方。
4、法，其特征在于，对所述第一导电层或第二导电层进行功函数调整的方法，包括在所述导电层上形成图形化的掩模层，定义第一导电层或第二导电层的位置；以所述图形化的掩模层为掩模，对第一导电层或第二导电层进行离子注入，用于调整功函数；去除图形化的掩模层。3如权利要求1所述的形成方法，其特征在于，对所述第一导电层和第二导电层进行功函数调整的方法，包括在所述导电层上形成第一掩模层，定义第一导电层的位置；以所述第一掩模层为掩模，对第一导电层进行第一类型离子注入，用于调整功函数；去除第一掩模层；去除第一掩模层后，形成第二掩模层，定义第二导电层的位置；以所述第二掩模层为掩模，对第二导电层进行第二类型离子注入，用于调整。
5、功函数，其中，第一类型离子不同于第二类型离子类型；去除第二掩模层。4如权利要求2或3所述的形成方法，其特征在于，当第一有源区的类型为P型有源区，第二有源区的类型为N型有源区时，对第一导电层注入的离子为镧或锶，对第二导电层注入的离子为铝或铒；当第一有源区的类型为N型有源区，第二有源区的类型为P型有源区时，对第一导电层注入的离子为铝或铒，对第二导电层注入的离子为镧或锶。5如权利要求4所述的形成方法，其特征在于，第一导电层和/或第二导电层注入的离子剂量范围为1E141E16ATOM/CM2，提供能量范围为240KEV。6如权利要求2所述的形成方法，其特征在于，在去除图形化的掩模层后，进行退火处理。7。
6、如权利要求3所述的形成方法，其特征在于，去除第一掩模层后、去除第二掩模层后，均进行退火处理。8如权利要求6或7所述的形成方法，其特征在于，所述退火处理过程发生在N2和/或AR气体环境中，所述温度范围为5001000，退火处理时间为5100S。9如权利要求8所述的形成方法，其特征在于，所述气体环境还包括HE气体。10如权利要求1所述的形成方法，其特征在于，图形化第一导电层、第二导电层和高K介质层的方法，包括权利要求书CN104064452A2/2页3形成图形化的掩模层，定义第一栅极、第二栅极的位置；以所述图形化的掩模层为掩模，刻蚀所述导电层、高K介质层，形成位于第一有源区的第一栅极及位于第一栅极。
7、下的第一高K栅介质层，位于第二有源区的第二栅极及位于第二栅极下的第二高K栅介质层；去除所述图形化的掩模层。11如权利要求10所述的形成方法，其特征在于，刻蚀所述导电层、高K介质层的方法为湿法腐蚀法。12如权利要求11所述的形成方法，其特征在于，所述湿法腐蚀法的腐蚀剂为NH4OH和H2O2的混合水溶液。13如权利要求1所述的形成方法，其特征在于，所述导电层的材料包括CU、AG、AU、PT、NI、TI、TIN、TIALN、TAN、TA、TAC、TASIN、W、WN、WSI的一种或多种。14如权利要求1所述的形成方法，其特征在于，导电层的厚度范围为15如权利要求1所述的形成方法，其特征在于，所述高K。
8、介质层的材料包括氧化铪、硅酸铪、氧化锆、碳酸锶钡或锆钛酸铅。16如权利要求1所述的形成方法，其特征在于，在所述衬底与高K介质层之间还形成有界面层。17如权利要求16所述的形成方法，其特征在于，所述界面层的材料为氧化硅。权利要求书CN104064452A1/6页4半导体器件的形成方法技术领域0001本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法。背景技术0002在现有的金属栅工艺中，可以通过调节晶体管的功函数来调整晶体管的阈值电压，进而改善晶体管的性能。考虑到NMOS晶体管和PMOS晶体管的工作原理不同，若NMOS晶体管的金属栅功函数减小，PMOS晶体管的金属栅功函数增大，可以降低N。
9、MOS晶体管和PMOS晶体管的阈值电压，进而提高晶体管的性能。例如，对NMOS晶体管的金属栅极的功函数范围大约为4143EV，PMOS晶体管的金属栅极的功函数范围大约为5052EV。因此，在现有技术中，对NMOS晶体管和PMOS晶体管的金属栅极会选择不同的材料，进而可以获得具有不同功函数范围的金属栅极。0003在现有技术中，形成上述NMOS晶体管和PMOS晶体管的金属栅极的方法，包括0004参照图1，在衬底10中形成有隔离结构11，隔离结构11将衬底隔离为P型有源区和N型有源区，在衬底10上还形成有HFO2层12、位于HFO2层12上的TIALN层13；0005参照图1和图2，图形化TIALN。
10、层13，刻蚀去除N型有源区的TIALN层，剩余P型有源区的TIALN层14；0006参照图3，在N型有源区的HFO2层12上形成TIN层15；0007参照图3和图4，图形化TIALN层14、TIN层15和HFO2层12，在P型有源区形成PMOS晶体管的栅极16及高K栅介质层161，在N型有源区形成NMOS晶体管的栅极17和高K栅介质层171。其中，栅极16的TIALN材料为PMOS晶体管提供较高的功函数，栅极17的TIN材料为NMOS晶体管提供较低的功函数。0008但是，使用现有技术形成的金属栅极应用到晶体管中，得到晶体管的性能不佳。发明内容0009本发明解决的问题是使用现有技术形成的金属栅极。
11、应用到晶体管中，得到晶体管的性能不佳。0010为解决上述问题，本发明提供一种新的半导体器件的形成方法，包括0011提供半导体衬底，在所述衬底中形成有隔离结构，所述隔离结构将衬底隔离为第一有源区和第二有源区，所述第一有源区和第二有源区的类型相反；0012在所述衬底上形成高K介质层、位于高K介质层上的导电层，将位于第一有源区的导电层定义为第一导电层，位于第二有源区的导电层定义为第二导电层；0013对所述第一导电层和/或第二导电层进行功函数调整；0014进行功函数调整后，图形化第一导电层、第二导电层和高K介质层，形成位于第一有源区的第一栅极及位于第一栅极下的第一高K栅介质层，位于第二有源区的第二栅极。
12、及位于第二栅极下的第二高K栅介质层。0015可选的，对所述第一导电层或第二导电层进行功函数调整的方法，包括说明书CN104064452A2/6页50016在所述导电层上形成图形化的掩模层，定义第一导电层或第二导电层的位置；0017以所述图形化的掩模层为掩模，对第一导电层或第二导电层进行离子注入，用于调整功函数；0018去除图形化的掩模层。0019可选的，对所述第一导电层和第二导电层进行功函数调整的方法，包括0020在所述导电层上形成第一掩模层，定义第一导电层的位置；0021以所述第一掩模层为掩模，对第一导电层进行第一类型离子注入，用于调整功函数；0022去除第一掩模层；0023去除第一掩模层后。
13、，形成第二掩模层，定义第二导电层的位置；0024以所述第二掩模层为掩模，对第二导电层进行第二类型离子注入，用于调整功函数，其中，第一类型离子不同于第二类型离子类型；0025去除第二掩模层。0026可选的，当第一有源区的类型为P型有源区，第二有源区的类型为N型有源区时，对第一导电层注入的离子为镧或锶，对第二导电层注入的离子为铝或铒；当第一有源区的类型为N型有源区，第二有源区的类型为P型有源区时，对第一导电层注入的离子为铝或铒，对第二导电层注入的离子为镧或锶。0027可选的，第一导电层和/或第二导电层注入的离子剂量范围为1E141E16ATOM/CM2，提供能量范围为240KEV。0028可选的，。
14、在去除图形化的掩模层后，进行退火处理。0029可选的，去除第一掩模层后、去除第二掩模层后，均进行退火处理。0030可选的，所述退火处理过程发生在N2和/或AR气体环境中，所述温度范围为5001000，退火处理时间为5100S。0031可选的，所述气体环境还包括HE气体。0032可选的，图形化第一导电层、第二导电层和高K介质层的方法，包括0033形成图形化的掩模层，定义第一栅极、第二栅极的位置；0034以所述图形化的掩模层为掩模，刻蚀所述导电层、高K介质层，形成位于第一有源区的第一栅极及位于第一栅极下的第一高K栅介质层，位于第二有源区的第二栅极及位于第二栅极下的第二高K栅介质层；0035去除所述。
15、图形化的掩模层。0036可选的，刻蚀所述导电层、高K介质层的方法为湿法腐蚀法。0037可选的，所述湿法腐蚀法的腐蚀剂为NH4OH和H2O2的混合水溶液。0038可选的，所述导电层的材料包括CU、AG、AU、PT、NI、TI、TIN、TIALN、TAN、TA、TAC、TASIN、W、WN、WSI的一种或多种。0039可选的，导电层的厚度范围为0040可选的，所述高K介质层的材料包括氧化铪、硅酸铪、氧化锆、碳酸锶钡或锆钛酸铅。0041可选的，在所述衬底与高K介质层之间还形成有界面层。0042可选的，所述界面层的材料为氧化硅。说明书CN104064452A3/6页60043与现有技术相比，本发明具有。
16、以下优点0044本发明在衬底上形成高K介质层、位于高K介质层上的导电层，将位于第一有源区的导电层定义为第一导电层，位于第二有源区的导电层定义为第二导电层；对第一导电层和/或第二导电层进行功函数调整；在进行功函数调整后，图形化第一导电层和高K介质层，形成第一栅极及位于第一栅极下的第一高K栅介质层；图形化第二导电层和剩余高K介质层，形成第二栅极及位于第二栅极下的第二高K栅介质层。与现有技术相比，本发明通过对第一导电层和/或第二导电层进行功函数调整，而不使用刻蚀工艺，这不会损伤到高K介质层，进而保证后续高K介质层形成的高K栅介质层的完整性。高K栅介质层不会遭到损伤，一方面使得高K栅介质层的等效氧化层。
17、厚度符合预期，减小晶体管的栅极漏电流；另一方面，高K栅介质层厚度符合预期，确保高K栅介质层的电学性能稳定，增强晶体管的可靠性和稳定性，显著提升包括该晶体管的半导体器件的性能。0045另外，本发明通过对第一导电层和/或第二导电层进行功函数调整，不仅可以得到具有不同功函数值的第一栅极和第二栅极，还可以显著调整第一栅极和/或第二栅极的功函数，以达到调节晶体管阈值电压的目的，并进而改善晶体管的性能。附图说明0046图1图4是现有技术的金属栅极形成方法的剖面结构示意图；0047图5是本发明具体实施例的半导体器件形成方法的流程示意图；0048图6图8是本发明具体实施例的半导体器件形成方法的剖面结构示意图。。
18、具体实施方式0049发明人针对现有技术中存在的问题进行了研究，发现参照图2和图3，在刻蚀去除N型有源区的TIALN层时，会过刻蚀损伤到HFO2层12。遭到损伤的HFO2层变薄，后续形成N型有源区的TIN层15过程的TIN可能会扩散至衬底10中，这会影响到NMOS晶体管的可靠性和稳定性。而且，HFO2层作为栅介质层厚度减小，会增大栅极漏电流，造成晶体管的性能不佳。0050发明人经过创造性研究，得到一种新的形成半导体器件的方法。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用。
19、其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。0051参照图6，并结合参照图5，执行步骤S51，提供半导体衬底100，在衬底100中形成有隔离结构101，隔离结构101将衬底100隔离为第一有源区301和第二有源区302，第一有源区301和第二有源区302的类型相反。0052在具体实施例中，所述半导体衬底100为硅衬底、锗衬底、氮化硅衬底或者绝缘体上硅衬底等；或者还可以包括其它的材料，例如砷化镓等族化合物。其中，第一有源区301的衬底为P型离子掺杂，形成P型有源区；第二有源区302的衬底为N型离子掺杂，形成N型有源区，或者相反。0053在具体实施例中，隔离结构1。
20、01可以为局部氧化隔离（LOCOS）或浅沟槽隔离说明书CN104064452A4/6页7（STI）。在本实施例中，隔离结构101为浅沟槽隔离结构。形成浅沟槽隔离结构的方法为公知，并不构成对本发明保护范围的限制。0054继续参照图6，并结合参照图5，执行步骤S52，在衬底100上形成高K介质层102、位于高K介质层102上的导电层103，将位于第一有源区301的导电层定义为第一导电层131，将位于第二有源区302的导电层定义为第二导电层132。0055在具体实施例中，高K介质层102具有较高的介电常数，用于后续形成高K栅介质层。这种高K介质层102的材料包括但不限于氧化铪、硅酸铪、氧化锆、碳酸锶。
21、钡或锆钛酸铅。根据高K介质层选择的材料，可选择热氧化、等离子氧化、化学气相沉积法或物理气相沉积法形成高K介质层102。0056在具体实施例中，导电层103用于后续形成栅极。导电层103的材料可以提供合适的功函数，因此导电层103的材料不限于金属如CU、AG、AU、PT、NI、TI、TIN、ALTIN、TAN、TA、TAC、TASIN、W、WN、WSI的一种或多种，还可包括其他合适的材料。导电层103的功函数除了与所选材料有关，还与材料的厚度有关。在本实施例中，导电层103的厚度范围为，可以达到所需的功函数值。导电层103的形成方法包括化学气相沉积或物理气相沉积法。0057在具体实施例中，在形成。
22、高K介质层102之前，可在衬底100上形成氧化硅层（未示出）作为界面层。该界面层不仅能在衬底和界面层之间提供较佳品质的界面，还能在后续高K栅介质层和界面层之间提供较佳品质的界面，从而改善后续高K栅介质层与衬底之间的界面特性，进而提高晶体管的电学性能。0058参照图6和图7，并结合参照图5，执行步骤S53，对第一导电层131和/或第二导电层132进行功函数调整。在本实施例中，对第二导电层132进行功函数调整。0059正如前文所述，导电层103的材料可以提供适当的功函数。以第一有源区301为P型有源区，第二有源区302为N型有源区为例，导电层103的材料可以提供较小功函数并能满足后续第一栅极的需要。
23、，则对第二导电层132进行功函数调整，提高后续第二栅极的功函数；相反，若导电层103的材料可以提供较大功函数并能满足后续第二栅极的需要，则对第一导电层131进行功函数调整，降低后续第一栅极的功函数；若导电层103的材料不能满足后续第一栅极和第二栅极对功函数的需求，则对第一导电层131和第二导电层132均需要进行功函数调整，只是功函数调整的类型不同。0060在具体实施例中，对第一导电层131和/或第二导电层132进行功函数调整的方法，为离子注入法。具体的，以在第二导电层132进行功函数调整为例，功函数调整方法包括在导电层103上形成图形化的掩模层（未示出），定义第二导电层132的位置；以图形化的。
24、掩模层为掩模，对第二导电层132进行离子注入，以调整功函数；最后，去除图形化的掩模层。其中，图形化的掩模层可以选择光刻胶层或其他可充当掩模层的材料。若对第一导电层131进行功函数调整，可参考对第二导电层132进行功函数调整的方法，差别在于图形化的掩模层的图形不同而已。0061在具体实施例中，在去除图形化的掩模层后，进行低温退火处理，可以使得注入离子在导电层中形成稳定化合物，并促进注入离子在导电层中的扩散。以导电层的材料选择氮化钛为例，若注入的离子为铝，在低温退火过程，处于游离状态的铝会加速在导电层中扩散，并与氮化钛结合形成氮化钛铝的稳定化合物。其中，低温退火的低温范围为500说明书CN1040。
25、64452A5/6页81000，可以达到合适的效果。若温度低于500，注入离子在导电层中会无法形成稳定化合物；若温度高于1000，注入离子的扩散速率过快，可能会扩散到高K介质层102中，进而影响高K介质层102的电学性能。为防止在低温退火过程中，空气中的氧气可能氧化导电层或高K介质层，低温退火最好处于氮气和氩气气氛中，还可进一步包括HE气体。这可以进一步提高导电层或高K介质层的成分稳定性，进而提升半导体器件的性能。0062在具体实施例中，若对第一导电层131和第二导电层132均进行功函数调整，具体方法包括先形成第一掩模层，定义第一导电层131的位置；以第一掩模层为掩模，对第一导电层131进行第。
26、一类型离子注入；去除第一掩模层。在去除第一掩模层后，进行退火处理。之后，形成第二掩模层，定义第二导电层的位置；以第二掩模层为掩模，对第二导电层132进行第二类型离子注入；去除第二掩模层。其中，第一类型离子不同于第二类型离子类型。在去除第二掩模层后，可接着进行退火处理，具体可参见上文退火处理的介绍。0063在具体实施例中，需要根据第一有源区301的类型和第二有源区302的类型，选择注入的离子类型。当第一有源区301的类型为P型有源区，第二有源区302的类型为N型有源区时，对第一导电层131注入的离子为镧或锶，对第二导电层132注入的离子为铝或铒；当第一有源区的类型为N型有源区，第二有源区的类型为。
27、P型有源区时，对第一导电层131注入的离子为铝或铒，对第二导电层132注入的离子为镧或锶。其中，铝或铒可以提供较低的功函数范围，进而达到减小NMOS晶体管栅极功函数的目的；镧或锶可以提供较高的功函数范围，进而达到增加PMOS晶体管栅极功函数的目的。0064在具体实施例中，功函数还与注入的离子剂量相关，在离子注入过程中，提供离子的剂量范围为1E141E16ATOM/CM2，可以形成合适剂量的掺杂。在离子注入的过程中，提供能量范围为240KEV，可以在第二导电层132中形成合适深度的掺杂。0065参照图7和图8，并结合参照图5，执行步骤S54，在进行功函数调整后，图形化第一导电层131、第二导电层。
28、132和高K介质层102，形成位于第一有源区301的第一栅极141及位于第一栅极141下的第一高K栅介质层151，位于第二有源区302的第二栅极132及位于第二栅极132下的第二高K栅介质层152。0066在具体实施中，图形化第一导电层131、第二导电层132和高K介质层102的方法，包括形成图形化的掩模层（未示出），定义待形成的第一栅极、第二栅极的位置；以该图形化的掩模层为掩模，刻蚀导电层、高K介质层，形成位于第一有源区301的第一栅极141和第一高K栅介质层151，位于第二有源区302的第二栅极142和第二高K栅介质层152。其中，刻蚀第一导电层131、第二导电层132和高K介质层102的。
29、方法，可以选择干法刻蚀或湿法刻蚀。但第一导电层131、第二导电层132和高K介质层102的材料为金属等质硬材料，使用干法刻蚀的难度很大，因此在本实施例中，选择湿法腐蚀法。在湿法刻蚀过程，可选择NH4OH和H2O2的混合水溶液（SC1）作为腐蚀剂，此为本领域技术人员所所熟知的技术，在此不再详述。0067在具体实施例中，在形成第一栅极141和第二栅极142后，在第一栅极141的两侧和第二栅极142的两侧的半导体衬底100中进行离子注入，形成源极和漏极（未标号）。此为公知技术，不再赘述。0068本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发说明书CN104064452A6/6页9明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。说明书CN104064452A1/3页10图1图2图3说明书附图CN104064452A102/3页11图4图5说明书附图CN104064452A113/3页12图6图7图8说明书附图CN104064452A12。