《校准列级多参考电压单斜ADC的方法及装置.pdf》由会员分享，可在线阅读，更多相关《校准列级多参考电压单斜ADC的方法及装置.pdf（9页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104135289A43申请公布日20141105CN104135289A21申请号201410309522X22申请日20140630H03M1/1020060171申请人天津大学地址300072天津市南开区卫津路92号72发明人姚素英吕涛徐江涛史再峰聂凯明高静高志远74专利代理机构天津市北洋有限责任专利代理事务所12201代理人刘国威54发明名称校准列级多参考电压单斜ADC的方法及装置57摘要本发明涉及数模混合集成电路设计技术领域，为提供一种对多参考电压单斜ADC进行校准的方法，以校准参考电压偏移导致的误差。为此，本发明采取的技术方案是，一种校准列级多参考电压单斜ADC的。
2、方法及装置，由斜坡及多参考电压产生器、计数器、比较器、多路选择开关、逻辑电路及存储电路、校准模块组成，每列由比较器、多路选择开关、逻辑电路及存储电路组成，斜坡及多参考电压产生器产生斜坡电压分别通过各列的多路选择开关中的一个开关提供给该列的比较器；此外还包括一标准列；校准列的比较器通过校准列的逻辑电路及存储电路连接到校准模块。本发明主要应用于数模混合集成电路设计。51INTCL权利要求书1页说明书4页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图3页10申请公布号CN104135289ACN104135289A1/1页21一种校准列级多参考电压单斜ADC的装。
3、置，其特征是，由斜坡及多参考电压产生器、计数器、比较器、多路选择开关、逻辑电路及存储电路、校准模块组成，每列由比较器、多路选择开关、逻辑电路及存储电路组成，斜坡及多参考电压产生器产生斜坡电压VRAMP及K个参考电压VREFM，M1,2,3,K；K个参考电压VREFM中的每一路电压分别通过各列的多路选择开关中的一个开关提供给该列的比较器；斜坡电压VRAMP也分别提供给每一列的比较器，每一列的比较器分别通过各自的逻辑电路及存储电路连接到校准模块；此外还包括一标准列，校准列信号输入端连接至VRAMP和VREF1；K个参考电压VREFM中的每一路电压分别通过校准列的多路选择开关中的一个开关提供给该校准。
4、列的比较器；校准列的比较器通过校准列的逻辑电路及存储电路连接到校准模块。2一种校准列级多参考电压单斜ADC的方法，其特征是，包括如下步骤使斜坡发生器产生斜坡电压VRAMP及K个参考电压VREFM，M1,2,3,K；采样阶段各列ADC采样输入差分信号；而校准列采样VRAMP与VREF1的差分信号，此时VRAMP输出某一细量化区间中点的电压M1，2K；每进行一次量化后，M加1，并在1到K之间循环变化，也就是说VRAMP会循环输出各细量化区间的中点电压；粗量化阶段使各列的多路选择开关按顺序依次闭合，使比较器的VIN1端依次连接至参考电压VREF1、VREF2、VREFK，形成K个台阶电压，同时VRA。
5、MP输出最高电平VREFP，因而各列比较器的VIN1端也一直为VREFP，那么VIN1与VIN1的差VR为递减的台阶信号；输入一个差分信号VSIG，并将VSIG与VR进行比较，开始时VSIGVR时,比较器翻转为1，同时将粗量化计数器的值存到逻辑电路及存储电路中；校准列的粗量化过程相同；细量化阶段根据粗量化的结果，控制各模拟开关使比较器连接到正确的参考电压，从而选择了对应的细量化区间，校准列同理。校准将校准列的粗量化及细量化结果存储在校准模块的寄存器中，形成一个查找表，并随着每次量化的进行不断更新；逐列读出其他各列的结果，并依次送入校准模块进行校准；假设某列的粗量化结果为DC，细量化结果为DF1。
6、，在查找表中查找该粗量化值对应的校准列细量化结果DF2，则利用公式即可校准得到最终的量化结果，其中N是细量化的位数。3如权利要求2所属的校准列级多参考电压单斜ADC的方法，其特征是，若粗量化结果为K，各列的多路选择开关使各列比较器VIN1端连接到VREFK，K1，2K；即选择了KK/KVREF至KK1/KVREF细量化区间；VRAMP产生斜坡电压提供给比较器的VIN1端，其范围为VREFPVREF/K到VREFP；因此VIN1与VIN1的差VR即为经过平移的斜坡电压，且与VSIG在同一细量化区间，将信号VSIG与斜坡VR进行比较，当二者几乎相等时，比较器输出发生反转，并将细量化计数器的值存入逻。
7、辑电路及存储电路中。权利要求书CN104135289A1/4页3校准列级多参考电压单斜ADC的方法及装置技术领域0001本发明涉及数模混合集成电路设计领域，特别涉及一种在CMOS图像传感器中应用的列级ADC的校准方法。技术背景0002CMOS图像传感器具有集成度高、功耗低及成本低等优点，广泛应用于图像采集领域。ADC是CMOS图像传感器的重要组成部分，实现了将模拟信号转换为数字信号的功能。目前应用在CMOS图像传感器中的ADC有三种类型像素级ADC、列级ADC和芯片级ADC。列级ADC与芯片级ADC相比，对ADC速度要求较低，降低了设计难度；与像素级ADC相比，提高了填充因子，从而提高了图像传。
8、感器的光电转换效率，因此列级ADC得到了广泛应用。但列级ADC也面临着一些挑战列级ADC在列宽上受限于像素尺寸；列与列之间的失调会引入列级固定模式噪声。0003对于CMOS图像传感器中的列级ADC，现有的主要实现方式有单斜ADC、逐次逼近ADC和循环ADC等。其中，单斜ADC应用最为广泛。因为其电路结构简单，每列只需要一个比较器和寄存器，占用面积小；各列共用一个斜坡，列间一致性好。图1所示为CMOS图像传感器中的单斜ADC的结构框图及工作过程。转换开始时，模拟输入信号VIN被采样保持，然后计数器控制斜坡发生器产生斜坡电压VRAMP，并与VIN进行比较。当VRAMP大于VIN时，比较器输出发生翻。
9、转，控制寄存器将此时的计数器值保存下来，即为量化的结果。0004但单斜ADC有个重要缺点，就是转换速率慢，N位的单斜ADC至少需要2N个时钟周期才能完成一次转换。该缺点限制了单斜ADC在大像素阵列或者高帧频等场合的应用。为了提高其转换速率，需要对其结构进行改进，现有的技术有两步单斜ADC、多斜坡ADC、斜坡步长改变的单斜ADC及多参考电压单斜ADC等。0005多参考电压单斜ADC结构采用多个参考电压、单个斜坡，操作分为粗细两步量化，能大大加快单斜ADC的转换速率，同时结构简单，功耗低。但其中的多个参考电压由电阻串联分压产生，并经过缓冲器以驱动各列电路。由于电阻失配、缓冲器运放失调等原因，会使各。
10、参考电压发生偏移，从而导致量化产生较大的误差。因此需要采用校准结构来消除该误差。发明内容0006为了克服现有技术的不足，提供一种对多参考电压单斜ADC进行校准的方法，以校准参考电压偏移导致的误差。为此，本发明采取的技术方案是，一种校准列级多参考电压单斜ADC的装置，由斜坡及多参考电压产生器、计数器、比较器、多路选择开关、逻辑电路及存储电路、校准模块组成，每列由比较器、多路选择开关、逻辑电路及存储电路组成，斜坡及多参考电压产生器产生斜坡电压VRAMP及K个参考电压VREFM，M1,2,3,K；K个参考电压VREFM中的每一路电压分别通过各列的多路选择开关中的一个开关提供给该列的比较器；斜坡电压V。
11、RAMP也分别提供给每一列的比较器，每一列的比较器分别通过各自说明书CN104135289A2/4页4的逻辑电路及存储电路连接到校准模块；此外还包括一标准列，校准列信号输入端连接至VRAMP和VREF1；K个参考电压VREFM中的每一路电压分别通过校准列的多路选择开关中的一个开关提供给该校准列的比较器；校准列的比较器通过校准列的逻辑电路及存储电路连接到校准模块。0007一种校准列级多参考电压单斜ADC的方法，包括如下步骤0008使斜坡发生器产生斜坡电压VRAMP及K个参考电压VREFM，M1,2,3,K；0009采样阶段各列ADC采样输入差分信号；而校准列采样VRAMP与VREF1的差分信号，。
12、此时VRAMP输出某一细量化区间中点的电压M1，2K；每进行一次量化后，M加1，并在1到K之间循环变化，也就是说VRAMP会循环输出各细量化区间的中点电压；0010粗量化阶段使各列的多路选择开关按顺序依次闭合，使比较器的VIN1端依次连接至参考电压VREF1、VREF2、VREFK，形成K个台阶电压，同时VRAMP输出最高电平VREFP，因而各列比较器的VIN1端也一直为VREFP，那么VIN1与VIN1的差VR为递减的台阶信号；输入一个差分信号VSIG，并将VSIG与VR进行比较，开始时VSIGVR时,比较器翻转为1，同时将粗量化计数器的值存到逻辑电路及存储电路中；校准列的粗量化过程相同；0。
13、011细量化阶段根据粗量化的结果，控制各模拟开关使比较器连接到正确的参考电压，从而选择了对应的细量化区间，校准列同理；0012校准将校准列的粗量化及细量化结果存储在校准模块的寄存器中，形成一个查找表，并随着每次量化的进行不断更新；逐列读出其他各列的结果，并依次送入校准模块进行校准；假设某列的粗量化结果为DC，细量化结果为DF1，在查找表中查找该粗量化值对应的校准列细量化结果DF2，则利用公式即可校准得到最终的量化结果，其中N是细量化的位数。0013若粗量化结果为K，各列的多路选择开关使各列比较器VIN1端连接到VREFK，K1，2K；即选择了KK/KVREF至KK1/KVREF细量化区间；VR。
14、AMP产生斜坡电压提供给比较器的VIN1端，其范围为VREFPVREF/K到VREFP；因此VIN1与VIN1的差VR即为经过平移的斜坡电压，且与VSIG在同一细量化区间，将信号VSIG与斜坡VR进行比较，当二者几乎相等时，比较器输出发生反转，并将细量化计数器的值存入逻辑电路及存储电路中。0014与已有技术相比，本发明的技术特点与效果0015在多参考电压单斜ADC中，使用的多个参考电压会有偏差，采用本发明提供的校准技术可以校准该偏差，并消除量化的盲区。各列ADC共用一列校准列，节省面积。用于校准的电压由斜坡发生器产生，因此不会带来误差。附图说明0016图1是现有技术提供的单斜ADC的结构框架及。
15、工作过程示意图0017图2是现有技术提供的多参考电压单斜ADC的架构图0018图3是现有技术提供的多参考电压发生偏移的示意图。0019图4是本发明提供的带校准的多参考电压单斜ADC架构图。说明书CN104135289A3/4页50020图5是本发明提供的带校准的多参考电压单斜ADC工作过程示意图。具体实施方式0021应用于CMOS图像传感器中的多参考电压单斜ADC的结构如图2所示，斜坡及参考电压产生器产生斜坡电压VRAMP及K个参考电压VREFMM1,2,3,K，提供给各列使用。斜坡电压的范围为量化范围VREFVREFPVREFN的1/K，各个参考电压将量化范围K等分。控制电路及计数器模块产生。
16、各控制信号及计数值提供给斜坡及多参考电压产生器以及所有各列，控制斜坡发生器产生斜坡电压，同时在各列中会利用比较器输出翻转时的计数器值作为量化结果。每一列电路包括比较器、多路选择开关、逻辑电路及存储电路等。0022其中的多个参考电压由电阻串联分压产生，并经过缓冲器以驱动各列电路。然而由于电阻失配、缓冲器运放失调等原因，会使各参考电压发生偏移，从而导致量化产生较大的误差。如图3所示，虚线为理想的各参考电压，而实线是发生偏移后的各参考电压。因此需要采用校准结构来消除误差,如图4所示，在原有结构的基础上增加一列校准列，其输入连接VRAMP和VREF1。每列电路的量化结果通过读出总线送至校准模块进行校准。
17、。另外，为了避免各参考电压偏移导致盲区及丢码的问题，需要扩展斜坡电压的范围，因此细量化的位数要增加1。具体工作过程如下0023采样阶段各列ADC采样输入差分信号；而校准列采样VRAMP与VREF1的差分信号，此时VRAMP输出某一细量化区间中点的电压M1，2K。每进行一次量化后，M加1，并在1到K之间循环变化，也就是说VRAMP会循环输出各细量化区间的中点电压。0024粗量化阶段各列的模拟开关S1SK按顺序依次闭合，使比较器的VIN1端依次连接至参考电压VREF1、VREF2、VREFK，形成K个台阶电压，同时VRAMP输出最高电平VREFP，因而VIN1端也一直为VREFP，电压波形如图5A。
18、所示。那么VIN1与VIN1的差VR为递减的台阶信号，图5B所示。输入一个差分信号VSIG，并将VSIG与VR进行比较，开始时VSIGVR时,比较器翻转为1，如图5C所示，同时将粗量化计数器的值存到存储器中。校准列的粗量化过程相同。0025细量化阶段根据粗量化的结果，控制各模拟开关使比较器连接到正确的参考电压，从而选择了对应的细量化区间，如图5A所示，开关S2导通，比较器VIN1端连接到VREF2。VRAMP产生斜坡电压提供给比较器的VIN1端。因此VIN1与VIN1的差VR即为经过平移的斜坡电压，且与VSIG在同一细量化区间，如图5B所示。将信号VSIG与斜坡VR进行比较，当二者几乎相等时，。
19、比较器输出发生反转，并将细量化计数器的值存入存储器中。校准列同理。0026具体的若粗量化结果为K，各列的多路选择开关使各列比较器VIN1端连接到VREFK，K1，2K；即选择了KK/KVREF至KK1/KVREF细量化区间；VRAMP产生斜坡电压提供给比较器的VIN1端，其范围为VREFPVREF/K到VREFP；因此VIN1与VIN1的差VR即为经过平移的斜坡电压，且与VSIG在同一细量化区间，将信号VSIG与斜坡VR进行比较，当二者几乎相等时，比较器输出发生反转，并将细量化计数器的值存入存储器中。0027校准将校准列的粗量化及细量化结果存储在校准模块的寄存器中，形成一个查找表，并随着每次量。
20、化的进行不断更新。逐列读出其他各列的结果，并依次送入校准模块进说明书CN104135289A4/4页6行校准。假设某列的粗量化结果为DC，细量化结果为DF1，在查找表中查找该粗量化值对应的校准列细量化结果DF2，则利用公式即可校准得到最终的量化结果，其中N是细量化的位数。0028为使本发明的目的、技术方案和优点更加清晰，下面结合一个CMOS图像传感器的实例来给出本发明实施方式的具体描述像素阵列为1024列的CMOS图像传感器，像素大小15M15M，采用双边读出，即在版图布局上，像素阵列上下两侧各放置512个读出电路，每列读出电路可用的宽度为30M。其中列级ADC要求12位精度，量化周期为64US。采用带校准的多参考电压单斜ADC，像素阵列上下每侧各有一列用于校准，提供八个参考电压，粗量化3位，细量化10位。说明书CN104135289A1/3页7图1图2说明书附图CN104135289A2/3页8图3图4说明书附图CN104135289A3/3页9图5说明书附图CN104135289A。