《一种浅沟槽隔离结构的制造方法.pdf》由会员分享，可在线阅读，更多相关《一种浅沟槽隔离结构的制造方法.pdf（9页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104134627A43申请公布日20141105CN104134627A21申请号201410390784322申请日20140808H01L21/76220060171申请人上海华力微电子有限公司地址201203上海市浦东新区张江开发区高斯路568号72发明人鲍宇74专利代理机构上海思微知识产权代理事务所普通合伙31237代理人王宏婧54发明名称一种浅沟槽隔离结构的制造方法57摘要本发明提供一种浅沟槽隔离结构的制造方法，通过在硬掩膜层的浅沟槽图案侧壁形成侧墙，扩大了浅沟槽填充的工艺窗口，保证了半导体衬底表面延伸的浅沟槽隔离结构的距离以及后续浅沟槽隔离结构的圆角工艺效果；同。
2、时利用浅沟槽隔离结构的介质密度小于侧墙的介质密度，在后续硬掩膜层去除工艺以及栅极刻蚀工艺过程中，使用侧墙很好的反向保护浅沟槽隔离结构与半导体衬底接触位置的结构，避免浅沟槽隔离结构与半导体衬底表面接触的位置出现凹坑缺陷。51INTCL权利要求书1页说明书4页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图3页10申请公布号CN104134627ACN104134627A1/1页21一种浅沟槽隔离结构的制造方法，其特征在于，包括以下步骤在一半导体衬底上形成具有浅沟槽图案的硬掩膜层；在所述硬掩膜层的浅沟槽图案的侧壁形成具有第一介质密度的侧墙；以硬掩膜层和侧墙为掩膜。
3、层，刻蚀所述半导体衬底，形成浅沟槽；在所述浅沟槽中填充具有第二介质密度的绝缘介质，所述第二介质密度不大于所述第一介质密度；去除所述硬掩膜层，形成浅沟槽隔离结构。2如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，在以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底的步骤之前，所述方法还包括采用氮基等离子体处理工艺处理所述侧墙，在侧墙表面形成一层氮氧化硅。3如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述硬掩膜层为氮化硅、氮氧化硅、非晶碳、氮化硼、氮化钛中的至少一种。4如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述硬掩膜层的厚度大于5如权利要求1所述的浅沟槽隔离结构的制。
4、造方法，其特征在于，在所述浅沟槽中填充具有第二介质密度的绝缘介质的步骤之前，所述方法还包括对所述侧墙进行回拉刻蚀以增大所述浅沟槽的开口。6如权利要求5所述的浅沟槽隔离结构的制造方法，其特征在于，所述侧墙的宽度大于7如权利要求6所述的浅沟槽隔离结构的制造方法，其特征在于，所述侧墙的回拉距离大于8如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，在所述浅沟槽中填充具有第二介质密度的绝缘介质的步骤包括在所述浅沟槽中形成内衬层；在所述沟槽中填充具有第二介质密度的氧化硅；对填充后的器件结构进行化学机械平坦化，去除硬掩膜层上方的氧化硅和内衬层，形成浅沟槽隔离结构。9如权利要求1至8中任一项所述的浅沟。
5、槽隔离结构的制造方法，其特征在于，所述硬掩膜层为单层结构或者由不同材质形成的多层堆叠结构。10如权利要求1至8中任一项所述的浅沟槽隔离结构的制造方法，其特征在于，所述侧墙为氧化硅单层结构，或者氮化硅和氧化硅堆叠而成的双层结构，或者氧化硅、氮化硅、氧化硅依次堆叠而成的三层结构。权利要求书CN104134627A1/4页3一种浅沟槽隔离结构的制造方法技术领域0001本发明涉及半导体制造技术领域，尤其涉及一种浅沟槽隔离结构的制造方法。背景技术0002完整的电路是由分离的器件通过特定的电学通路连接起来的，在集成电路制造工艺中必须把器件隔离开，隔离不好会造成漏电、闩锁效应等。因此，隔离技术是集成电路制造。
6、中的一项关键技术。现有的隔离工艺通常包括局部硅氧化工艺LOCOS和浅沟槽隔离工艺SHALLOWTRENCHISOLATION，STI。LOCOS工艺操作简单，其在微米及亚微米工艺中得到了广泛应用，但LOCOS工艺具有一系列缺点，例如，边氧化会形成鸟嘴BIRDSBREAK，使场二氧化硅侵入有源区，导致有源区有效面积减少；场注入在高温氧化过程中发生再分布，引起有源器件的窄宽度效应NARROWWIDTHEFFECT；线宽越小，场氧越薄；表面形状不平坦。为了减小LOCOS工艺带来的这些负面效果，出现了一些改进的LOCOS工艺。然而，随着器件向深亚微米级发展，改进的LOCOS工艺仍然存在鸟嘴问题以及场氧。
7、减薄效应，因此出现了STI工艺。STI工艺克服了LOCOS工艺的局限性，其具有优异的隔离性能、超强的闩锁保护能力、平坦的表面形状、对沟槽没有侵蚀且与化学机械抛光CMP技术兼容。因此，在025M及以下的工艺，都使用STI隔离工艺。STI工艺的流程主要包括沟槽的刻蚀、填充和CMP平坦化。使用STI工艺的半导体器件中会遇到反窄宽度效应INVERSENARROWWIDTHEFFECT，INWE，主要表现为器件的阈值电压随器件沟道宽度的减小而减小。造成INWE的原因是尖锐的沟槽顶角使栅电场变得集中，导致沟槽边缘产生了一个跟有源器件平行的低阈值通路。随着器件尺寸的减小，INWE已经成为制约器件性能的重要因。
8、素。0003现有技术中制作STI结构过程中，通常采用氮化硅作为STI沟槽刻蚀的硬质掩膜层，为了扩大STI沟槽中氧化硅填充的工艺窗口，并在随后的高温氧化过程中达到圆角CORNERROUNDING的效果，一般会用湿法刻蚀对氮化硅进行回拉工艺PULLBACK，使得开口扩大。图1A和1B所示的制作工艺中，氮化硅的回拉程度较小，使得浅沟槽隔离结构12在经过氮化硅11剥离工艺以及后续的栅极刻蚀工艺之后，产生较大的凹坑缺陷CRATERDEFECT13，这种缺陷会增加漏电，可以通过增加SINPULLBACK的距离来改进，请参考图2A和2B，为了减小该凹坑缺陷，加大了氮化硅的回拉程度，使得形成的浅沟槽隔离结构1。
9、2在衬底10表面的延伸变长，该浅沟槽隔离结构12在经过氮化硅11剥离工艺以及后续的栅极刻蚀工艺之后，其凹坑缺陷CRATERDEFECT13明显变小。这种增大氮化硅回拉程度的方法，虽然可以减小凹坑缺陷CRATERDEFECT，但这样会影响到后续的一些制程，如浅沟槽隔离结构的圆角CORNERROUNDING工艺等。0004因此，需要一种新的浅沟槽隔离结构的制作工艺，以避免上述缺陷。发明内容0005本发明的目的在于提供一种浅沟槽隔离结构的制造方法，无需考虑硬质掩膜的回拉速率，即可保证与基底硅接触的硬质掩膜的回拉距离，同时能扩大工艺窗口，满足沟槽圆说明书CN104134627A2/4页4角效果和绝缘介。
10、质填充的工艺要求。0006为解决上述问题，本发明提供一种浅沟槽隔离结构的制造方法，包括以下步骤0007在一半导体衬底上形成具有浅沟槽图案的硬掩膜层；0008在所述硬掩膜层的浅沟槽图案的侧壁形成具有第一介质密度的侧墙；0009以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底，形成浅沟槽；0010在所述浅沟槽中填充具有第二介质密度的绝缘介质，所述第二介质密度不大于所述第一介质密度；0011去除所述硬掩膜层，形成浅沟槽隔离结构。0012进一步的，在以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底的步骤之前，所述方法还包括采用氮基等离子体处理工艺处理所述侧墙，在侧墙表面形成一层氮氧化硅。0013进一步的，所述。
11、硬掩膜层为氮化硅、氮氧化硅、非晶碳、氮化硼、氮化钛中的至少一种。0014进一步的，所述硬掩膜层的厚度大于0015进一步的，在所述浅沟槽中填充具有第二介质密度的绝缘介质的步骤之前，所述方法还包括对所述侧墙进行回拉刻蚀以增大所述浅沟槽的开口。0016进一步的，所述侧墙的宽度大于0017进一步的，所述侧墙的回拉距离大于0018进一步的，在所述浅沟槽中填充具有第二介质密度的绝缘介质的步骤包括0019在所述浅沟槽中形成内衬层；0020在所述沟槽中填充具有第二介质密度的氧化硅；0021对填充后的器件结构进行化学机械平坦化，去除硬掩膜层上方的氧化硅和内衬层，形成浅沟槽隔离结构。0022进一步的，所述硬掩膜层。
12、为单层结构或者由不同材质形成的多层堆叠结构。0023进一步的，所述侧墙为氧化硅单层结构，或者氮化硅和氧化硅堆叠而成的双层结构，或者氧化硅、氮化硅、氧化硅依次堆叠而成的三层结构。0024与现有技术相比，本发明提供一种浅沟槽隔离结构的制造方法，通过在硬掩膜层的浅沟槽图案侧壁形成侧墙，扩大了浅沟槽填充的工艺窗口，保证了半导体衬底表面延伸的浅沟槽隔离结构的距离以及后续浅沟槽隔离结构的圆角工艺效果；同时利用浅沟槽隔离结构的介质密度小于侧墙的介质密度，在后续硬掩膜层去除工艺以及栅极刻蚀工艺过程中，使用侧墙很好的反向保护浅沟槽隔离结构与半导体衬底接触位置的结构，避免浅沟槽隔离结构与半导体衬底表面接触的位置出。
13、现凹坑缺陷。附图说明0025图1A和1B是现有技术中一种浅沟槽隔离结构制造过程中的器件剖面结构示意图；0026图2A和2B是现有技术中另一种浅沟槽隔离结构制造过程中的器件剖面结构示意图；0027图3为本发明具体实施例的浅沟槽隔离结构的制造方法流程图；说明书CN104134627A3/4页50028图4A至4D为本发明具体实施例的浅沟槽隔离结构制造方法中的器件剖面结构示意图。具体实施方式0029为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。0030请参考图3，本发明提供一种浅沟槽隔离结构的制造。
14、方法，包括以下步骤0031S1，在一半导体衬底上形成具有浅沟槽图案的硬掩膜层；0032S2，在所述硬掩膜层的浅沟槽图案的侧壁形成具有第一介质密度的侧墙；0033S3，以硬掩膜层和侧墙为掩膜层，刻蚀所述半导体衬底，形成浅沟槽；0034S4，在所述浅沟槽中填充具有第二介质密度的绝缘介质，所述第二介质密度不大于所述第一介质密度；0035S5，去除所述硬掩膜层，形成浅沟槽隔离结构。0036请参考图4A，在步骤S1中，提供一纯硅基底或者一绝缘体上硅基底做半导体衬底400，在所述半导体衬底400采用化学气相沉积工艺沉积形成硬掩膜层401，硬掩膜层401可以是单层结构，也可以是多层堆叠结构，其材质可以是氮化。
15、硅、氮氧化硅、非晶碳、氮化硼、氮化钛等中的一种或多种。其厚度大于在硬掩膜层401上形成光阻层未图示，以半导体衬底400为刻蚀停止层，光刻该光阻层，形成浅沟槽图案403，移除光阻层。0037请继续参考图4A，在步骤S2中，采用高密度氧化硅沉积工艺在所述硬掩膜层401上形成具有第一介质密度的侧墙层，采用干法刻蚀工艺刻蚀所述第侧墙层，在所述硬掩膜层401的浅沟槽图案403侧壁形成侧墙402，所述侧墙402的宽度大于在本发明其他实施例中，为了进一步提高侧墙在本发明中所起到的效果，所述侧墙还可以为氮化硅和氧化硅堆叠而成的双层结构，或者氧化硅、氮化硅、氧化硅依次堆叠而成的三层结构。0038请参考图4B，在。
16、步骤S3中，以所述侧墙402和硬掩膜层401为掩膜层，采用干法刻蚀工艺刻蚀半导体衬底400，形成浅沟槽404。0039请继续参考图4B，进一步的，采用湿法刻蚀工艺对所述浅沟槽404处的侧墙402进行硬掩膜回拉刻蚀，以增大浅沟槽404的开口宽度至满足制造工艺要求。本实施例中，所述回拉刻蚀后，所侧墙402的回拉距离大于优选的，硬掩膜401的回拉刻蚀速率不大于侧墙402，以致使侧墙402顶部也被回拉刻蚀掉一部分，露出硬掩膜层401侧壁，形成阶梯状结构，在进一步增大浅沟槽开口宽度的同时，还为后续提升圆角工艺的效果做下铺垫。侧墙402的存在，相当于在不给后续浅沟槽隔离结构圆角处理工艺的基础上，增加了现有。
17、技术中硬掩膜层的回拉距离，保证了所露出的半导体衬底硅的量，由此可以避免经过后续栅极刻蚀工艺后，浅沟槽隔离结构与半导体衬底400表面接触的位置出现凹坑缺陷。0040请继续参考图4B，进一步的，在回拉刻蚀后，采用氮基等离子体处理工艺处理所述侧墙402，在侧墙402表面形成一层氮氧化硅，进一步的增强侧墙402的介质密度即第一介质密度，本实施例中为氧化硅层的密度，并在氧化硅表面形成一薄层SION，从而更好的保证侧墙的回拉刻蚀效果。0041请参考图4C，在步骤S4中，在所述浅沟槽404中，首先通过氮化处理工艺、氧化处说明书CN104134627A4/4页6理工艺或者化学气相沉积工艺形成内衬层未图示，所述。
18、内衬层可以是氮化硅或者氮氧化硅，然后采用化学沉积工艺向所述浅沟槽中沉积氧化硅至填满浅沟槽，化学机械平坦化，去除硬掩膜层401表面多余氧化硅，形成浅沟槽隔离结构404A。0042请参考图4D，在步骤S5中，通过湿法刻蚀工艺，去除硬掩膜层。其中，侧墙402实质上相当于浅沟槽隔离结构在半导体衬底表面上延伸的一部分，从而保证了所露出的半导体衬底硅的量以及后续浅沟槽隔离结构404A圆角处理工艺的效果。同时，由于侧墙402的介质密度高于浅沟槽隔离结构404A的介质密度，因此其刻蚀率要低于浅沟槽隔离结构404A的刻蚀速率，在经过后续硬掩膜层去除工艺以及栅极刻蚀工艺过程中，能够很好的反向保护浅沟槽隔离结构40。
19、4A与半导体衬底400接触位置的结构，从而避免了浅沟槽隔离结构404A与半导体衬底400表面接触的位置出现凹坑缺陷的问题。0043本实施例中，所述浅沟槽隔离结构具有阶梯状结构，在随后对浅沟槽隔离结构404A进行高温氧化进行圆角工艺处理时，有利于提高圆角CORNERROUNDING的效果。0044综上所述，本发明提供的浅沟槽隔离结构的制造方法，通过在硬掩膜层的浅沟槽图案侧壁形成侧墙，扩大了浅沟槽填充的工艺窗口，保证了半导体衬底表面延伸的浅沟槽隔离结构的距离以及后续浅沟槽隔离结构的圆角工艺效果；同时利用浅沟槽隔离结构的介质密度小于侧墙的介质密度，在后续硬掩膜层去除工艺以及栅极刻蚀工艺过程中，使用侧墙很好的反向保护浅沟槽隔离结构与半导体衬底接触位置的结构，避免浅沟槽隔离结构与半导体衬底表面接触的位置出现凹坑缺陷。0045显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。说明书CN104134627A1/3页7图1A图1B图2A图2B说明书附图CN104134627A2/3页8图3图4A说明书附图CN104134627A3/3页9图4B图4C图4D说明书附图CN104134627A。