屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法.pdf

本发明涉及一种屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备，该方法包括制备多个沟道，包含使用第一个掩膜，在多个沟道中的至少若干个沟道里，形成第一个多晶硅区，形成一个多晶硅间隔介质区和一个终止保护区，包含使用第二个掩膜，在多个沟道中的至少若干个沟道里，形成第二个多晶硅区，形成到第一多晶硅区的第一个电接触，形成到第二多晶硅区的第二个电接触，包含使用第三个掩膜，沉积一个金属层，以及形成一个源极金属区和一个栅极金属区，包括使用第四个掩膜。

1.  一种半导体器件，包括：
    一个衬底；
    一个在衬底中的有源栅极沟道；以及
    一个在衬底中的源极多晶硅连接沟道；其中：
    所述的源极多晶硅连接沟道含有一个多晶硅电极；以及
    所述的多晶硅电极的顶面位于本体区的底面下方。

2.  如权利要求1所述的半导体器件，其特征在于，所述的半导体器件还包括一个用金属导体填充的接触孔，从多晶硅电极延伸到沉积在半导体器件顶面上的源极金属层。

3.  如权利要求2所述的半导体器件，其特征在于，所述的接触孔宽度小于多晶硅电极的宽度。

4.  如权利要求1所述的半导体器件，其特征在于，所述的源极多晶硅连接沟道的深度大于有源栅极沟道的深度。

5.  如权利要求1所述的半导体器件，其特征在于，所述的源极多晶硅连接沟道比有源栅极沟道要窄。

6.  一种半导体器件，包括：
    一个衬底；
        一个在衬底中的有源栅极沟道，包括一个第一顶部栅极电极和一个第一底部源极电极；以及
        一个栅极滑道沟道，包括一个第二顶部栅极电极和一个第二底部源极电极；其中：
    所述的第二顶部栅极电极比第二底部源极电极要窄。

7.  如权利要求6所述的半导体器件，其特征在于，所述的栅极滑道沟道为终止沟道，将低势能区与高势能区分离开。

8.  如权利要求6所述的半导体器件，其特征在于，所述的栅极滑道沟道围绕并连接多个有源栅极沟道。

9.  如权利要求6所述的半导体器件，其特征在于，所述的栅极滑道沟道含有作为栅极连接沟道的一部分。

10.  如权利要求6所述的半导体器件，其特征在于，所述的第二栅极电极的顶面位于半导体衬底的顶面下方。

11.  如权利要求10所述的半导体器件，其特征在于，所述的第二顶部栅极电极，还通过一个直接设置在第二顶部栅极电极上方的栅极接触孔，连接到栅极金属上。

12.  如权利要求6所述的半导体器件，其特征在于，还包括一个位于栅极滑道沟道的侧壁顶部附近的氮化物隔片。

13.  如权利要求12所述的半导体器件，其特征在于，所述的第二顶部栅极电极的顶面位于氮化物隔片底面下方。

14.  如权利要求12所述的半导体器件，其特征在于，源极区的顶面与氮化物隔片的底面基本对齐。

15.  如权利要求6所述的半导体器件，其特征在于，有源栅极沟道具有一个内衬氧化物的有源栅极沟道壁，氧化物的第一厚度在有源栅极沟道的顶部，第二厚度在有源栅极沟道的底部，第二厚度大于第一厚度。

16.  如权利要求6所述的半导体器件，其特征在于，所述的栅极滑道沟道具有一个内衬氧化物的栅极滑道沟道壁，氧化物的第三厚度在栅极滑道沟道的上部，第四厚度在栅极滑道沟道的下部，第三厚度大于第四厚度。

17.  如权利要求6所述的半导体器件，其特征在于，所述的栅极滑道沟道比有源栅极沟道要宽。

18.  如权利要求6所述的半导体器件，其特征在于，所述的栅极滑道沟道具有第一个沟道壁和第二个沟道壁； 
        所述的第一个沟道壁内衬具有第一厚度的氧化物，位于第一个侧壁和第二个顶部栅极电极之间；以及 
        所述的第二个沟道壁内衬具有第二厚度的氧化物，第二厚度不同于第一厚度。

19.  如权利要求18所述的半导体器件，其特征在于：
        所述的第一厚度大于第二厚度；以及 
        所述的第一个沟道壁比第二个沟道壁更靠近终止区。

20.  一种用于制备半导体器件的方法，包括：
    制备多个沟道，包括使用第一个掩膜；
    在多个沟道中的至少若干个沟道里，形成第一个多晶硅区；
    形成一个多晶硅间隔介质区和一个终止保护区，包括使用第二个掩
膜；
    在多个沟道中的至少若干个沟道里，形成第二个多晶硅区；
    形成到第一多晶硅区的第一个电接触，形成到第二多晶硅区的第二
个电接触，包括使用第三个掩膜；
    沉积一个金属层；以及
    形成一个源极金属区和一个栅极金属区，包括使用第四个掩膜。

21.  如权利要求20所述的方法，其特征在于，多个沟道中的至少一个沟道变成一个终止沟道。

22.  如权利要求21所述的方法，其特征在于，还包括在终止沟道中形成不对称侧壁。

23.  如权利要求22所述的方法，其特征在于，形成不对称侧壁包括，刻蚀一个氧化层的一部分，由于使用了第二个掩膜，因此至少一部分氧化层被覆盖了。

24.  如权利要求22所述的方法，其特征在于，所述的不对称侧壁包括第一个侧壁和第二个侧壁，第一个侧壁的氧化层比第二个侧壁的厚。

25.  如权利要求21所述的方法，其特征在于，在多晶硅间隔介质区和终止保护区的形成过程中，第二个掩膜覆盖了终止沟道。

26.  如权利要求20所述的方法，其特征在于，多个沟道中的至少一个沟道变成一个有源单元沟道。

27.  如权利要求26所述的方法，其特征在于：
    多个沟道中的至少一个沟道变成一个终止沟道；以及 
    终止沟道比有源单元沟道更宽。

28.  如权利要求21所述的方法，其特征在于，所述的第二个多晶硅区包含在终止沟道中，并作为栅极滑道，同栅极电连接在一起。

29.  如权利要求20所述的方法，其特征在于，多个沟道中的至少一个沟道变成一个栅极滑道，并同第二个多晶硅区电连接在一起。

30.  如权利要求29所述的方法，其特征在于，所述的栅极滑道沟道还起终止沟道的作用。

31.  如权利要求20所述的方法，其特征在于，多个沟道中的至少一个沟道为栅极接触沟道。

32.  如权利要求31所述的方法，其特征在于，所述的栅极接触沟道包括一个内衬在栅极接触沟道内的氧化层，该氧化层位于栅极接触沟道的顶部区域，其厚度大于栅极接触沟道的底部区域中的氧化层厚度。

33.  如权利要求30所述的方法，其特征在于，多个沟道中的至少一个沟道变成一个源极多晶硅接触沟道。

34.  如权利要求33所述的方法，其特征在于，还包括形成一个源极多晶硅接触开口，从源极多晶硅接触沟道上方，延伸到源极多晶硅接触沟道的中间截面以下。

35.  如权利要求20所述的方法，其特征在于，制备多个沟道包括制备多个沟道开口。

36.  如权利要求35所述的方法，其特征在于，还包括在多个沟道开口周围制备多个隔片。

37.  如权利要求36所述的方法，其特征在于，还包括刻蚀多个所述的沟道开口。

38.  如权利要求37所述的方法，其特征在于，所述的多个沟道开口以自校准的方式刻蚀。

39.  如权利要求37所述的方法，其特征在于，还包括在第二个多晶硅区的形成之后，除去所述的隔片。

40.  如权利要求39所述的方法，还包括植入本体材料，其特征在于，终止区被终止保护区保护，并不植入本体材料。

屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法
本案是分案申请
原案发明名称：屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法
原案申请号：201010255667.8
原案申请日：2010年8月11日
技术领域
本发明涉及屏蔽栅极沟道金属氧化物半导体场效应管器件及其制备方法。
背景技术
如今很多电子电路设计都对器件的转换性能以及导通状态电阻等性能参数有严格的要求。在这些电路中经常使用功率金属氧化物半导体器件。屏蔽栅极沟道金属氧化物半导体场效应管就是这样一种功率金属氧化物半导体器件，它具有良好的高频转换性能，以及很低的导通状态电阻。现有的制备屏蔽栅极金属氧化物半导体场效应管的工艺都极其复杂、昂贵，处理时通常需要使用六个或六个以上的掩膜。 
发明内容
本发明的目的是提供一种屏蔽栅极沟道金属氧化物半导体场效应管，它具有良好的高频转换性能，以及很低的导通状态电阻。而且该屏蔽栅极沟道金属氧化物半导体场效应管的制备方法工艺简单、生产成本低。
为了达到上述目的，本发明提供一种半导体器件，包括：
 一个衬底；
 一个在衬底中的有源栅极沟道；以及
 一个在衬底中的不对称沟道；其中：
 不对称沟道具有第一个沟道壁和第二个沟道壁； 
 第一个沟道壁内衬具有第一厚度的氧化物；以及 
 第二个沟道壁内衬具有第二厚度的氧化物，不同于第一厚度。
上述的半导体器件，其中，所述的半导体器件是一种金属氧化物半导体场效应管。
上述的半导体器件，其中，所述的不对称沟道为一终止沟道，从一低势能区中分离出一高势能区。
上述的半导体器件，其中，所述的不对称沟道还作为一个栅极滑道，同有源栅极沟道中的栅极连接在一起。
上述的半导体器件，其中： 
所述的第一厚度大于第二厚度；以及 
所述的第一个沟道壁比第二个沟道壁更靠近终止区。 
上述的半导体器件，其中： 
所述的第一厚度大于第二厚度；以及 
所述的第二个沟道壁比第一个沟道壁更靠近有源栅极沟道。
上述的半导体器件，其中，所述的有源栅极沟道内衬氧化物，该有源栅极氧化物的厚度与不对称沟道的第二厚度基本相同。
上述的半导体器件，其中，所述的不对称沟道包括一个顶部栅极电极和一个底部源极电极。 
上述的半导体器件，其中，所述的顶部栅极电极宽度小于底部源极电极的宽度。 
上述的半导体器件，其中，所述的有源栅极电极包括一个顶部栅极电极和一个底部源极电极；顶部栅极电极的宽度大于底部源极电极的宽度。
上述的半导体器件，其中，还包括一个在不对称沟道附近的终止区。
上述的半导体器件，还包括一个位于衬底中的源极多晶硅接触沟道；其中：
所述的源极多晶硅接触沟道含有一个多晶硅电极；以及
所述的多晶硅电极的顶面位于本体区的底面下方。
上述的半导体器件，其中，还包括一个栅极接触孔，直接设置在不对称沟道中的第一个顶部栅极电极上方。
上述的半导体器件，其中，所述的不对称沟道比有源栅极沟道要宽。
本发明还提供了一种半导体器件，包括：
一个衬底；
一个在衬底中的有源栅极沟道；以及
一个在衬底中的源极多晶硅连接沟道；其中：
所述的源极多晶硅连接沟道含有一个多晶硅电极；以及
所述的多晶硅电极的顶面位于本体区的底面下方。
上述的半导体器件，其中，所述的半导体器件还包括一个用金属导体填充的接触孔，从多晶硅电极延伸到沉积在半导体器件顶面上的源极金属层。
上述的半导体器件，其中，所述的接触孔宽度小于多晶硅电极的宽度。
上述的半导体器件，其中，所述的源极多晶硅连接沟道的深度大于有源栅极沟道的深度。
上述的半导体器件，其中，所述的源极多晶硅连接沟道比有源栅极沟道要窄。
本发明还提供了一种半导体器件，包括：
一个衬底；
一个在衬底中的有源栅极沟道，包括一个第一顶部栅极电极和一个第一底部源极电极；以及
一个栅极滑道沟道，包括一个第二顶部栅极电极和一个第二底部源极电极；其中：
所述的第二顶部栅极电极比第二底部源极电极要窄。
上述的半导体器件，其中，所述的栅极滑道沟道为终止沟道，将低势能区与高势能区分离开。
上述的半导体器件，其中，所述的栅极滑道沟道围绕并连接多个有源栅极沟道。
上述的半导体器件，其中，所述的栅极滑道沟道含有作为栅极连接沟道的一部分。
上述的半导体器件，其中，所述的第二栅极电极的顶面位于半导体衬底的顶面下方。
上述的半导体器件，其中，所述的第二顶部栅极电极，还通过一个直接设置在第二顶部栅极电极上方的栅极接触孔，连接到栅极金属上。
上述的半导体器件，其中，还包括一个位于栅极滑道沟道的侧壁顶部附近的氮化物隔片。
上述的半导体器件，其中，所述的第二顶部栅极电极的顶面位于氮化物隔片底面下方。
上述的半导体器件，其中，源极区的顶面与氮化物隔片的底面基本对齐。
上述的半导体器件，其中，有源栅极沟道具有一个内衬氧化物的有源栅极沟道壁，氧化物的第一厚度在有源栅极沟道的顶部，第二厚度在有源栅极沟道的底部，第二厚度大于第一厚度。
上述的半导体器件，其中，所述的栅极滑道沟道具有一个内衬氧化物的栅极滑道沟道壁，氧化物的第三厚度在栅极滑道沟道的上部，第四厚度在栅极滑道沟道的下部，第三厚度大于第四厚度。
上述的半导体器件，其中，所述的栅极滑道沟道比有源栅极沟道要宽。
上述的半导体器件，其中，所述的栅极滑道沟道具有第一个沟道壁和第二个沟道壁； 
所述的第一个沟道壁内衬具有第一厚度的氧化物，位于第一个侧壁和第二个顶部栅极电极之间；以及 
所述的第二个沟道壁内衬具有第二厚度的氧化物，第二厚度不同于第一厚度。
上述的半导体器件，其中：
所述的第一厚度大于第二厚度；以及 
所述的第一个沟道壁比第二个沟道壁更靠近终止区。
本发明还提供了一种用于制备半导体器件的方法，包括：
制备多个沟道，包括使用第一个掩膜；
在多个沟道中的至少若干个沟道里，形成第一个多晶硅区；
形成一个多晶硅间隔介质区和一个终止保护区，包括使用第二个掩膜；
在多个沟道中的至少若干个沟道里，形成第二个多晶硅区；
形成到第一多晶硅区的第一个电接触，形成到第二多晶硅区的第二个电接触，包括使用第三个掩膜；
沉积一个金属层；以及
形成一个源极金属区和一个栅极金属区，包括使用第四个掩膜。
上述的方法，其中，多个沟道中的至少一个沟道变成一个终止沟道。
上述的方法，其中，还包括在终止沟道中形成不对称侧壁。 
上述的方法，其中，形成不对称侧壁包括，刻蚀一个氧化层的一部分，由于使用了第二个掩膜，因此至少一部分氧化层被覆盖了。
上述的方法，其中，所述的不对称侧壁包括第一个侧壁和第二个侧壁，第一个侧壁的氧化层比第二个侧壁的厚。  
上述的方法，其中，在多晶硅间隔介质区和终止保护区的形成过程中，第二个掩膜覆盖了终止沟道。
上述的方法，其中，多个沟道中的至少一个沟道变成一个有源单元沟道。
上述的方法，其中：
多个沟道中的至少一个沟道变成一个终止沟道；以及 
终止沟道比有源单元沟道更宽。
上述的方法，其中，所述的第二个多晶硅区包含在终止沟道中，并作为栅极滑道，同栅极电连接在一起。
上述的方法，其中，多个沟道中的至少一个沟道变成一个栅极滑道，并同第二个多晶硅区电连接在一起。 
上述的方法，其中，所述的栅极滑道沟道还起终止沟道的作用。
上述的方法，其中，多个沟道中的至少一个沟道为栅极接触沟道。
上述的方法，其中，所述的栅极接触沟道包括一个内衬在栅极接触沟道内的氧化层，该氧化层位于栅极接触沟道的顶部区域，其厚度大于栅极接触沟道的底部区域中的氧化层厚度。
上述的方法，其中，多个沟道中的至少一个沟道变成一个源极多晶硅接触沟道。
上述的方法，其中，还包括形成一个源极多晶硅接触开口，从源极多晶硅接触沟道上方，延伸到源极多晶硅接触沟道的中间截面以下。
上述的方法，其中，制备多个沟道包括制备多个沟道开口。
上述的方法，其中，还包括在多个沟道开口周围制备多个隔片。
上述的方法，其中，还包括刻蚀多个所述的沟道开口。
上述的方法，其中，所述的多个沟道开口以自校准的方式刻蚀。
上述的方法，其中，还包括在第二个多晶硅区的形成之后，除去所述的隔片。 
上述的方法，还包括植入本体材料，其中，终止区被终止保护区保护，并不植入本体材料。
本发明的制备过程采用自校准接触系统，仅需要四个掩膜；制成的屏蔽栅极金属氧化物半导体场效应管器件生产成本更低，具有更高的击穿电压，改善了器件性能。 
附图说明
以下详细说明及附图用来阐述本发明的各种实施例。
图1A表示一种屏蔽栅极金属氧化物半导体场效应管结构实施例的俯视图。 
图1B表示用于制备一种屏蔽栅极金属氧化物半导体场效应管（例如100）的工艺实施例的流程图。
图2表示在器件制备工艺的一个实施例中所使用的第一掩膜的示例。 
图3表示在器件制备工艺的一个实施例中所使用的第二掩膜的示例。 
图4表示在器件制备工艺的一个实施例中所使用的第三掩膜的示例。
图5表示在器件制备工艺的一个实施例中所使用的第四掩膜的示例。
图6AA’-32AA’ 为100结构的AA’区在制备过程中的横截面视图。
图6BB’-32BB’ 为100结构的BB’区在制备过程中的横截面视图。
图6CC’-32CC’ 为100结构的CC’区在制备过程中的横截面视图。
图6LL’-32LL’ 为100结构的LL’区在制备过程中的横截面视图。
图 33AA’ 表示一种示例器件的AA’截面的横截面视图。
图 33BB’表示一种示例器件的BB’截面的横截面视图。
图33CC’ 表示一种示例器件的CC’截面的横截面视图。
图 33DD’ 表示一种示例器件的DD’截面的横截面视图。
图 34表示器件的另一个实施例的AA’截面的横截面视图。
图 35仍然表示器件的另一个实施例的AA’截面的横截面视图。
具体实施方式
本发明可以通过各种方式实施，包括通过一种工艺、一种装置、一个系统、一种组成物质、一个嵌入计算机可读存储器中的计算机程序产品，以及/或一个处理装置（例如一个用于执行存储在内存上的指令/或由内存提供的指令的处理装置，而且内存连接到处理装置上）。在本说明中，这些实施例，或本发明可采用的任意一种其他形式，都可以作为技术方法。一般而言，所述工艺的制备顺序可以在本发明的范围内进行调整。除非特别说明，否则处理装置或内存等所述的用于执行任务的元件，可以在指定时间临时作为执行任务的普通元件，或者是用于执行任务的专用元件。因此，本文所述的“处理装置”是指一个或多个器件、电路以及/或用于处理计算机程序指令等数据的处理核。
 下文介绍了本发明的一个或多个实施例的详细说明，以及用于说明本发明主旨的附图。尽管这些实施例都与本发明有关，但本发明并不局限于任意实施例。本发明的范围仅限于权利要求书，而且本发明涵盖各种等价的变化及修正。下文还详细阐述了本发明的各种具体细节，以便全面理解和掌握。这些细节仅用于举例说明，无需部分或全部具体细节，根据权利要求书就可实施本发明。特此声明，涉及本发明技术领域的业界熟知的技术材料在此不再赘述，以免混淆。 
下面介绍屏蔽栅极金属氧化物半导体场效应管器件的实施例及其制备过程。制备过程采用自校准接触系统，仅需要四个掩膜。制成的屏蔽栅极金属氧化物半导体场效应管器件生产成本更低，具有更高的击穿电压，改善了器件性能。 
图1A表示一种屏蔽栅极金属氧化物半导体场效应管结构的一个实施例的俯视图。在本例中，100结构位于半导体衬底102上。该结构的有源区包括104等有源栅极沟道，栅极就形成在这些沟道中。该有源区还包括106等源极/本体接触开口，在这些开口中所形成的接头将源极区和本体区电连接到源极金属116上。有源区也包括108等源极多晶硅连接接头。在一个源极多晶硅连接接头中，多晶硅源极电极沉积在源极接触式沟道118中，并穿过源极接触式接头开口108，电连接到源极金属116上，源极金属116转而电连接到器件的源极和本体区。110等沟道之所以包围着有源区，其目的在于，作为终止沟道将高势能区（例如漏极）从低势能区（例如源极）中分离出来，以及作为栅极滑道用于形成与有源栅极沟道中的栅极电极的电连接。如图1A所示，终止/栅极滑道沟道110的绝大部分都被源极金属116覆盖，正如下面的横截面视图所示，源极金属116通过一个介质层与沟道104和110中的栅极电极绝缘。终止/栅极滑道沟道110还包括形成栅极滑道外延沟道120的部分。栅极滑道外延沟道延伸到栅极金属区114中，作为栅极连接沟道，栅极连接接头开口112沉积在栅极连接沟道中，以便将栅极滑道电连接到栅极金属114上。栅极滑道外延沟道120还将栅极滑道互联在不同区域上，例如116-1和116-2。在本例中，栅极滑道/终止沟道110和源极多晶硅连接沟道118，比有源栅极沟道104要宽。
图1B表示用于制备一种屏蔽栅极金属氧化物半导体场效应管（例如100）的工艺实施例的流程图。工艺150使用了四个掩膜。在152处，使用第一个掩膜形成多个沟道。在154处，第一套多晶硅区，也就是源极多晶硅、屏蔽多晶硅或多晶硅1，形成在多个沟道中。在156处，使用第二个掩膜，形成一个或多个多晶硅间隔介质区以及一个或多个终止保护区。在158处，沉积多晶硅在其中的一些沟道中形成第二套多晶硅区，也就是栅极多晶硅或多晶硅2。在160处，使用第三个掩膜，使第一个电接触开口朝向栅极多晶硅，第二个电接触开口朝向源极多晶硅。在162处，沉积一个金属层。在164处，使用第四个掩膜，形成一个源极金属区和一个栅极金属区。
下文详细讨论了制备工艺150，连同图2－图5表示该工艺所使用的四个掩膜的俯视图，图6AA’-32AA’、6BB’-32BB’、6CC’-32CC’以及6LL’-32LL’分别表示沿图1A的AA’、BB’、CC’以及LL’面的横截面视图。AA’穿过有源栅极沟道和有源区中的源极/本体接头，以及终止了有源区并包围着有源区的终止/栅极滑道沟道。BB’沿着一套源极/本体接头延伸，并横穿过位于源极/本体接头之间的源极多晶硅连接接头沟道。CC’沿着一套有源栅极沟道延伸，并横穿过位于这套有源栅极沟道之间的源极多晶硅连接接头沟道。LL’穿过终止区，并与栅极连接沟道（在本例中，此沟道为终止/栅极滑道沟道的延伸部分）以及栅极连接接头交叉。图32AA’、32BB’、32CC’以及32LL’表示器件的横截面视图，这些附图详细阐述了器件的横截面。
在以下讨论中，N型器件仅用于举例说明。可以通过类似的工艺制备P型器件。在图6AA’、6BB’、6CC’以及6LL’中，N型衬底602（即在N+硅片上生长一层N－外延层）用作器件的漏极。在一些实施例中，外延层的掺杂浓度约为3E16-1E17掺杂物/cm³，厚度为2-4um，衬底的电阻率为0.5- 3 mohm*cm。
通过沉积或热氧化，在衬底上形成一个二氧化硅层604。氮化层606沉积在二氧化硅层上方。在一些实施例中，二氧化硅层的厚度约为500~1500?，氮化层的厚度约为1500?。
在氮化层上方沉积一个光致抗蚀剂层（PR），利用第一个掩膜形成图案。图2表示第一个掩膜示例的俯视图，即沟道掩膜。沟道掩膜200用于形成光致抗蚀剂层的图案。对应掩膜阴影区的光致抗蚀剂区域并不是暴露的，对应掩膜非阴影区的光致抗蚀剂区域是暴露的。在下述讨论中，为了解释说明，如果使用正光致抗蚀剂，则保留未暴露的区域，除去暴露的区域。也可以使用负光致抗蚀剂，只要根据情况修正掩膜即可。沟道掩膜定义了有源栅极沟道204、源极多晶硅连接沟道（例如208）以及栅极滑道/终止沟道（例如210）。在本例中，不同类型的沟道具有不同的宽度：有源栅极沟道最窄，源极多晶硅连接沟道的宽度居中，栅极滑道/终止沟道的宽度最宽。在一些实施例中，有源栅极沟道、源极多晶硅连接沟道以及栅极滑道/终止沟道的宽度分别约为0.6um、1.0um、以及 2.0um。例如临界尺寸为0.35um的低级掩膜可用于制备这种器件，降低了所使用的掩膜成本。
在图 7AA’中的AA’ 截面上，剩余的光致抗蚀剂层形成了终止沟道开口702以及有源栅极沟道开口704。在图7BB’中的BB’截面上，剩余的光致抗蚀剂层形成了源极多晶硅连接接头开口706。在图7CC’中的CC’截面上，所有的光致抗蚀剂层都被除去了。在图7LL’中的LL’截面上，剩余的光致抗蚀剂层形成了栅极连接接头开口708。 
接下来，通过硬膜刻蚀将氮化层和二氧化硅层暴露的部分刻蚀掉。一直刻蚀到硅片表面为止。然后除去剩余的光致抗蚀剂。在图8AA’、8BB’以及8LL’中，沟道开口都形成在暴露区域中。在图8CC’中，沿CC’截面除去所有的氮化层以及二氧化硅层。  
然后进行沟道刻蚀。在图9AA’、9BB’以及9LL’中，沟道开口被刻蚀得更深。在一些实施例中，沟道的目标深度约为0.3um~0.5um。在图 9CC’中，沿CC’截面除去硅化层。 
在沟道开口中，沿沟道底和沟道壁，沉积或热生长一个很薄的氧化层。在一些实施例中，氧化层的厚度约为200?。一旦氧化层形成后，就沉积一个附加的氮化层，并沿水平面背部刻蚀。在一些实施例中，氮化层的厚度约为2200?。如图10AA’、10BB’以及10CC’所示，完全背部刻蚀之后，就会沿沟道壁形成氮化物隔片1000、1002以及1004。由于里面的氧化物和氮化物已被刻蚀掉，因此CC’截面未发生变化。 
然后，除去沟道开口底部暴露的内部氧化层，通过完全硅刻蚀，进一步加深图11AA’、11BB’以及11LL’中的沟道。最终形成的沟道深度约为1.5um~2.5um，具体取决于要应用的器件，沟道壁的倾斜角约为87°~ 88°。氮化物隔片可以使用自校准的刻蚀工艺，并不需要附加的校准掩膜等校准工艺，因此实现了沟道倾斜刻蚀。由于硅的刻蚀负荷系数的性质，沟道开口越宽，获得的沟道深度越深。例如，由于栅极滑道接头开口702比有源栅极接头开口704宽，因此，如图11AA’所示，形成的栅极滑道沟道1102比有源栅极沟道1104要深。沟道的深度可以在几百埃至几微米之间变化。通过250? ~ 500?的圆孔刻蚀，使沟道的拐角更加平滑，可以避免由于锐角拐角引起的高电场。
在图12AA-12LL’中有一个或多个沉积或热生长的氧化层。在一些实施例中，可培养一个大约500 ?的牺牲氧化层，然后除去，以改良硅表面。先培养一个大约250 ?的栅极氧化层，然后再培养一个大约900 ?的高温热氧化物层。
如图13AA’-13LL’所示，沉积多晶硅。在一些实施例中，多晶硅的厚度约为12000 ? ，比最宽的沟道宽度的1/2还要大。因此，在侧壁上的多晶硅会混合，并完全填充所有沟道。这个多晶硅层有时也指源极多晶硅、屏蔽多晶硅或多晶硅1。
如图14AA’-14LL’所示，通过干刻蚀，对源极多晶硅进行背部刻蚀。在本例中，剩余的多晶硅厚度约为6000 ? 。
然后沉积高密度等离子氧化物，并增稠。在一些实施例中，增稠温度约为1150℃ ，持续大约30秒。使沟道侧壁上的氧化物的厚度在整个器件上都完全均匀一致（如图15AA’-15LL’中的t1所标）。在一些实施例中，t1约为2000 ? ~ 4000 ?，这只能完全填充窄沟道（例如有源栅极沟道和源极接触沟道），而对于较宽沟道（例如栅极滑道沟道1502和栅极连接沟道1504）只能实现部分填充。因此，较宽的沟道没有完全填充，使得后续形成的栅极电极，沉积在没有被这种宽沟道中的高密度等离子氧化物完全填充的地方。在窄沟道（例如有源沟道1506）中，氧化层的厚度t1比沟道宽度的1/2还要大，因此里面的氧化物混合并完全填充沟道。 
进行氧化物化学机械抛光。如图16AA’-16LL’所示，化学机械抛光用于打磨氧化物，直到氧化物的顶面与氮化物表面相平为止，这时刻蚀结束。 
图17AA’-17LL’表示附加另一个氧化层。在一些实施例中，氧化层的厚度约为1000 ? ~ 2000 ?。这个氧化层的厚度可以控制在第二个掩膜下方的湿刻蚀下陷的角度。该氧化层还可以保护器件的所有非有源区中的氮化物。被保护的氮化物有助于接下来对硅进行无掩膜完全刻蚀。 
在该结构表面旋涂一层光致抗蚀剂层，并使用第二个掩膜。图3表示第二个掩膜的俯视图。虚线表示上一个掩膜和沟道掩膜的轮廓。使用多晶硅覆膜，有利于内部多晶硅氧化区和终止保护区的形成。多晶硅覆膜的区域302（阴影区）中的光致抗蚀剂并没有暴露，因此，它下面所覆盖的区域就不会被氧化物湿刻蚀。而覆膜的304等区域中的光致抗蚀剂是暴露的，就会被除去。光致抗蚀剂没有覆盖的区域就被刻蚀掉。在304等开口内，会形成有源金属氧化物半导体场效应管单元。正如下文将详细介绍地那样，这些开口的边缘非常靠近306和308等终止沟道，这有利于对这些沟道的不对称刻蚀。
图 18AA’、18BB’、18CC’和 18LL’表示除去暴露部分后的光致抗蚀剂掩膜的图案。AA’横截面区域中的光致抗蚀剂掩膜在1802处延伸到终止区内，在1804处填充终止沟道，并在1806处持续延伸到有源区中。结合下图19AA’所示，通过刻蚀，将除去光致抗蚀剂下方的一部分氧化物。掩膜的重叠以及湿刻蚀的下陷共同决定了最终的图案。因此，光致抗蚀剂掩膜的在有源区中延伸的距离，一定程度上决定了刻蚀除去氧化物的多少。氧化物下陷深度的范围为0.6um ~ 1.5um。在图18BB’中，光致抗蚀剂掩膜屏蔽了源极多晶硅连接沟道1806，使其不被刻蚀。在图18CC’中，光致抗蚀剂掩膜在所需的接头处，屏蔽了一部分氮化物。在图18LL’中，栅极连接接触沟道及其周围区域都被光致抗蚀剂所覆盖。
然后，进行湿刻蚀，刻蚀后如图19AA’-19LL’所示。未被光致抗蚀剂覆盖的区域中的氧化物被除去，剩余的氧化物仍保持在所需的高度上。某些在光致抗蚀剂边缘附近的氧化物也被除去。在图19AA’中，位于光致抗蚀剂下方，靠近光致抗蚀剂边缘的栅极滑道沟道1902中的一部分氧化物，也被除去。刻蚀的氧化物的量可通过调整光致抗蚀剂层边缘1904的位置来控制。延伸边1904越靠近有源区，被刻蚀的氧化物越少，延伸边越离有源区，被刻蚀的越多。在不同的实施例中，被刻蚀的氧化物的量也不同。在本例中，充分刻蚀氧化物后，在垂直方向上附着在沟道壁上的剩余氧化物的厚度基本一致。多晶硅上方的氧化层，例如氧化层1906和1908，被称为多晶硅间隔介质，其范围在几百到几千埃之间。在图19BB’和19CC’中，光致抗蚀剂掩膜边缘附近的部分氧化物被除去。
然后除去光致抗蚀剂，沉积或热生长一层栅极氧化物。在一些实施例中，附加氧化层的厚度约为450 ?。因此，在图20AA’中，2002、2004、2006和2008等沟道壁都衬有氧化物。终止沟道2010具有不对称的侧壁，其中侧壁2008的氧化层比侧壁2002的氧化层厚。
进行另一个多晶硅沉积和背部刻蚀。在图21AA’-21LL’中，在各种沟道中沉积大约8000 ? ~ 12000 ?的多晶硅。对沉积的多晶硅进行背部刻蚀，形成2102、2104、2106和2108等栅极多晶硅。在本例中，多晶硅表面约为500-1000 ?，在氮化物隔片底部参考等级之下。沉积一个钛或钴的金属层，并退火。在金属与多晶硅接触的地方，会形成一个多晶硅化物层。在氧化物或氮化物上方的金属钛或钴被除去，不会形成硅化物。如图所示，在栅极多晶硅电极上方的2110、2112。2114、2116和2118处形成多晶硅化物。
在图22AA’中，滑道栅极沟道和有源栅极沟道中暴露的氮化物隔片，通过湿刻蚀除去。在图22BB’中，除去暴露的氮化物层，以及氧化物2202下面的一部分氮化层。氧化层保护氮化物隔片2204和2206不被刻蚀。在图22LL'中，氧化层2212保护氮化层2208。
在图23AA’-23LL’中，进行本体植入。用掺杂离子以一定角度轰击器件。在未被氮化物保护的有源区中，植入物形成2304等本体区。在一些实施例中，在60KEV~180 KeV时，使用剂量约为1.8e13的硼离子，形成N-沟道器件。也可使用其他类型的离子，例如使用磷离子制备P-沟道器件。
在图24AA’-24LL’中，在零倾斜角时，进行源极植入。再次用掺杂离子轰击器件。在一些实施例中，在40KeV~ 80KeV时，使用剂量约为4e15的砷离子。在2304等本体区内形成2402等源极区。
无需使用额外的掩膜，植入器件的本体和源极。在2402等终止区中，氧化物-氮化物-氧化物的屏障阻挡植入离子，避免形成源极和本体区，这就改善了在关闭或截止状态时的器件性能。
在图25AA’-25LL’中，沉积5000 ? ~ 8000 ?的氧化物，填充沟道开口，并阻挡源极和栅极多晶硅区域。在一些实施例中，使用化学气相沉积方法沉积厚度约为5000 ?的低温氧化物和含有硼磷的硅玻璃。 
在图26AA’-26LL’中，通过干刻蚀方法，对氧化物进行背部刻蚀，向下刻蚀到有源单元硅表面上的终端。
如图27AA’-27LL’所示，进行硅完全刻蚀。刻蚀深度根据器件使用要求，在0.6um ~ 0.9um之间。暴露的硅区域被刻蚀，被氧化物和/或氮化物保护的区域将不被刻蚀。由于刻蚀过程不需要额外的掩膜，因此这也被称为自校准接触过程。 
使用另一层光致抗蚀剂和第三个掩膜。图4表示第三个掩膜，它也被称为多晶硅连接掩膜或接触掩膜。在本例中，带有掩膜的功能包括栅极多晶硅连接接头（例如402），以及源极多晶硅连接接头（例如404）。
在图 28AA’-28LL’中，除去暴露的光致抗蚀剂，形成接头图案。在源极多晶硅连接接头上方，形成如图28BB’和28CC'所示的接头开口，以及图28LL’所示的源极多晶硅连接接头。
在图29AA’-29LL’中，进行接触刻蚀，然后除去光致抗蚀剂。进行本体接触植入。在本例中，使用P-型材料（例如在40KeV时，掺杂剂量为1.0e15的BF₂离子）形成本体接触植入，例如2902。植入后进行接触植入激活。在一些实施例中，接触植入激活为快速热处理，在大约1000℃时持续30秒。也可选择，使用激活热驱动来激活接触植入。在图29BB’和29CC’中，由于源极多晶硅，例如2904和2906，已经用源极掺杂物进行了重掺杂，因此它们不会受植入的影响。
在图30AA’-30LL’中，沉积阻挡金属，例如钛和氮化钛，随后通过快速热处理，在接触区附近形成钛硅化物。在某些实施例中，所使用的钛和氮化钛的厚度分别是300 ? 和1000 ?。然后沉积钨。在一些实施例中，沉积的4000 ? ~6000 ?钨。对沉积的钨进行背部刻蚀，一直向上刻蚀到氧化物表面，形成独立的钨插头，例如3002、3004、3006和3008。
使用第四个掩膜形成源极金属区和栅极金属区，并使接头处于合适的位置。图5表示第四个掩膜，也称为金属掩膜。阴影区502和504分别对应源极金属和栅极金属。未加阴影的部分对应金属部分，刻蚀掉此金属部分，以便分离源极金属区和栅极金属区。
在图31AA’-31LL’中，沉积一个金属层。在一些实施例中，使用AlCu形成厚约3um ~ 6um的一个金属层。然后沉积光致抗蚀剂，并用金属掩膜暴露出来。3102和3104等暴露区中的金属被刻蚀掉。
除去残留的光致抗蚀剂层，并对金属退火。在一些实施例中，在450℃下对金属退火30分钟。图32AA’-32LL’表示最终器件的横截面视图。 
图 33AA’ 表示一种示例器件的AA’横截面视图。在本例中，器件的源极、本体和金属区如图所示。器件3300含有一个不对称沟道3306以及有源栅极沟道3302和3304。不对称沟道3306作为一个终止沟道，从低势能区（即源极）中，分离出高势能区（即漏极）。在沟道3306中，侧壁3308靠近终止区，侧壁3310靠近有源区。内衬在侧壁3308和顶部栅极多晶硅3316之间的氧化层3328，比内衬在侧壁3310和顶部栅极多晶硅3316之间的氧化层3328更厚。较厚的氧化层能够从高势能区（例如漏极）中，较好地屏蔽低势能区（例如源极），并改善器件的击穿电压。结合下图33LL’所示，沟道3306也另外起到栅极滑道沟道的作用，包围着有源区，相互连接有源栅极沟道。 
所有的不对称沟道和有源栅极沟道都含有一个顶部多晶硅电极（例如多晶硅3316、3312或3314），由于此电极起栅极的作用，因此它被称为栅极电极；又由于它是在制备过程中的第二个多晶硅处形成的，因此它也被称为多晶硅2。每个顶部多晶硅电极还包括一个沉积在栅极电极顶面上的多晶硅化物层3340，以提升沿栅极的电导率。每个沟道还包括一个底部多晶硅电极（例如多晶硅3318、3320和3322），由于此电极连接在源极上，因此它被称为源极多晶硅；又由于它是在制备过程中的第一个多晶硅处形成的，因此它也被称为多晶硅1。由氧化物形成的多晶硅间隔介质区，将栅极多晶硅从源极多晶硅中分离出来。在本例中所示的有源栅极沟道中，包围在栅极多晶硅周围并内衬在沟道顶部侧壁中的氧化层（例如区域3324中的氧化层），比包围在源极/屏蔽多晶硅周围并内衬在沟道底部侧壁中的氧化层更薄。此外，由于氧化层3328与有源栅极氧化物3324是在同一过程中形成的，因此它们的厚度基本相同。在有源区中，源极金属3334通过介质层（例如氧化物3309），与栅极电极3312、3314以及3316绝缘。源极金属层3334通过一个导体3330（例如钨插头），电连接到源极区3332和本体区3348上，此导体填满了源极本体接头开口，从源极金属开始，穿过源极区，一直延伸到本体区中。本体接触植入区3346增强了本体区和导体3330之间的欧姆接触。在终止区中，氧化物3338沿氮化物隔片3336延伸，一直到与氮化层3342的顶面基本在同一平面上。氮化层3342和氮化物隔片3336密封了沉积在终止区中外延层顶面上的氧化层3344。沉积在终止区中外延层顶面上的氧化层3344的底部，与有源区中氧化层3309的顶面基本对齐。而且，氮化物隔片3336的底部作为基准，源极区3332的顶面与之校准。顶部多晶硅栅极电极3321、3314和3316的顶面凹向此基准标记，并且位于源极区3332的顶面下方。如图33LL’所示，沉积在氮化层3342上方的栅极金属3335与源极金属隔开，在其他位置上电接触到栅极电极上。 
图 33BB’ 表示一种示例器件的BB’横截面视图。在本例中，源极连接沟道3352具有一个源极多晶硅电极3354，此电极通过一个金属导体（例如一个在沟道3352内，填满接触孔3358的钨插头）电连接到源极金属3356上。接触孔的宽度小于多晶硅电极，接触孔从源极多晶硅电极垂直延伸到沉积在顶面上的源极金属层3356。源极多晶硅电极的顶面位于本体区3350的底面（本体结）下方。在一些实施例中，如图33AA’所示，源极连接沟道3352可能比有源栅极沟道3302和3304更宽、更深。在一些其他实施例中，源极连接沟道可能比有源栅极沟道更窄、更浅。由于氮化物隔片3353沉积在源极连接沟道侧壁的顶部附近，并延伸到氮化物区域3355的顶面上，阻挡了本体植入，因此将本体从源极连接沟道的侧壁中分离出来。 
图 33CC’ 表示一种示例器件的CC’横截面视图。如图所示，源极多晶硅3360通过钨插头3362，连接到源极金属层3356上，钨插头在源极多晶硅连接沟道内填满了接触孔，并从源极多晶硅电极延伸到源极金属层3356。源极多晶硅3360还沿着有源栅极沟道，延伸到有源栅极电极3364下方的空间里，从而形成一个屏蔽电极（源极/屏蔽多晶硅），将栅极电极从沉积在半导体衬底（通常连接高电压）上的漏极区3366中屏蔽出来。 
    图33LL’ 表示一种示例器件的LL’横截面视图。与图33AA’中的不对称沟道3306不同，图33LL’中的栅极连接沟道3370（是栅极滑道沟道3306的一个延伸沟道）具有一个关于沟道的中心线基本对称的结构。在本例中，源极/屏蔽多晶硅3372和栅极多晶硅3374嵌入在栅极连接沟道3370中。沉积在栅极多晶硅3374和沟道上部分侧壁之间的氧化层3373的厚度基本均匀，这比包围在源极/屏蔽多晶硅周围、以及内衬在沟道底部的两个侧壁中的氧化层（例如氧化层3378）要厚许多。栅极多晶硅的顶面凹向外延衬底3366的顶面，而且它具有一个多晶硅化物层3375，以便提高沿栅极沟道的栅极电导率。在栅极连接沟道内，填充接触孔3376开口的钨插头，从栅极多晶硅的顶部延伸到沉积在氮化层3384顶面上的栅极金属层3378，并将栅极多晶硅电极3374与栅极金属3378电连接起来。栅极连接沟道侧壁附近的氮化物隔片3382，延伸到氮化层3384的顶面上。氮化层3384和氮化物隔片密封了沉积在终止区中的外延衬底顶面上的氧化层3386。栅极电极3374的顶面位于氮化物隔片3382的下方。栅极连接沟道3370比有源栅极沟道更宽。
上述实施例提出了一种带有栅极滑道沟道的金属氧化物半导体场效应管器件，它在某些截面上（例如AA’）是不对称结构，在另一些截面上（例如LL’）却是基本对称结构。根据掩膜设计，可选的实施例可以按照同一过程来制备。在一个可选实施例中，如图18AA’所示的第二个掩膜在1806处持续延伸到有源区深处，以使光致抗蚀剂能够完全保护沟道1804的两个侧壁内衬的氧化物，在后续的湿刻蚀过程中不被刻蚀，按照如图18LL’和19LL’所示的类似的方法，根据上述工艺制成的器件结构正如图34所示的器件3400，带有一个终止/栅极滑道沟道3402，具有一个类似于图33LL’所示的基本对称结构，而不是如图33AA’所示的不对称结构。还可选择，通过重新排列第三个掩膜中的栅极接头位置，可以直接在AA’横截面中的终止/栅极滑道沟道3402上方形成栅极接触开口3376，以使终止/栅极滑道沟道3402也作为栅极连接沟道。在一些实施例中，修改第一个和第四个掩膜，使得终止/栅极滑道沟道3402和终止区附近的有源栅极沟道3302之间的距离增大，以便有足够的空间从有源金属3408中分离栅极金属3406。在另外一些实施例中，栅极接触孔可以沉积在不对称的终止/栅极滑道沟道上方，以便将栅极接头直接传递到栅极金属。因此，终止/栅极滑道沟道也可以作为栅极连接沟道。如图35所示，除了栅极接触孔3376位于不对称的终止/栅极滑道沟道3506的上方，并在适当的位置上分隔开栅极和源极金属，以便于栅极接触之外，器件3500的结构都与图33AA’所示的器件3300的结构类似。 
上述示例多表示N-型器件。各种掺杂物的极性反转后，该技术就可应用于P-型器件。
上述实施例的细节仅用于解释说明，并不局限本发明的范围。本发明还可通过许多其他方式实现。上述实施例仅作为说明，并没有限制性。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。