《一种半导体器件的制造方法.pdf》由会员分享，可在线阅读，更多相关《一种半导体器件的制造方法.pdf（10页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104124156A43申请公布日20141029CN104124156A21申请号201310151399922申请日20130427H01L21/33520060171申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号72发明人李凤莲倪景华74专利代理机构北京市磐华律师事务所11336代理人董巍高伟54发明名称一种半导体器件的制造方法57摘要本发明提供一种半导体器件的制造方法，包括提供具有第一区和第二区的半导体衬底，在半导体衬底上形成有包括自下而上依次层叠的高K介电层、高K介电层的保护层和牺牲栅电极层的伪栅极结构；去除位于伪栅极结构中的牺。
2、牲栅电极层；在半导体衬底上形成的沟槽中形成牺牲材料层；去除位于第二区上的牺牲材料层；在第二区上形成第一金属栅极结构；去除位于第一区上的牺牲材料层，并在第一区上形成第二金属栅极结构，其中，第一区为NFET区，第二区为PFET区；或者第一区为PFET区，第二区为NFET区。根据本发明，可使在半导体衬底中的NFET区和PFET区上分别形成的金属栅极结构之间具有良好的界面特性，改善半导体器件的运行速度和接触电阻，从而提升半导体器件的性能。51INTCL权利要求书1页说明书5页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书5页附图3页10申请公布号CN104124156AC。
3、N104124156A1/1页21一种半导体器件的制造方法，包括提供具有第一区和第二区的半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自下而上依次层叠的高K介电层、所述高K介电层的保护层和牺牲栅电极层；去除位于所述半导体衬底上的伪栅极结构中的牺牲栅电极层；在所述半导体衬底上形成的沟槽中形成牺牲材料层；去除位于所述第二区上的牺牲材料层；在所述第二区上形成第一金属栅极结构；去除位于所述第一区上的牺牲材料层，并在所述第一区上形成第二金属栅极结构。2根据权利要求1所述的方法，其特征在于，采用干法蚀刻、湿法蚀刻或者干法蚀刻和湿法蚀刻的结合实施所述对牺牲栅电极层的去除。3根据权利要求1。
4、所述的方法，其特征在于，所述牺牲材料层的构成材料为具有可流动性的材料。4根据权利要求3所述的方法，其特征在于，所述形成牺牲材料层的工艺步骤包括采用旋涂工艺在所述半导体衬底上形成所述牺牲材料层；采用烘焙工艺使所述牺牲材料层硬化；采用化学机械研磨工艺研磨所述牺牲材料层，以使所述半导体衬底的表面平坦。5根据权利要求4所述的方法，其特征在于，所述牺牲材料层的构成材料为DUO。6根据权利要求1所述的方法，其特征在于，采用各向异性的蚀刻工艺实施所述对牺牲材料层的去除。7根据权利要求1所述的方法，其特征在于，所述第一金属栅极结构和所述第二金属栅极结构均包括自下而上堆叠而成的功函数金属层和金属栅极材料层。8根。
5、据权利要求7所述的方法，其特征在于，所述功函数金属层和所述金属栅极材料层之间还包括自下而上堆叠而成的阻挡层和浸润层。9根据权利要求7所述的方法，其特征在于，所述第一金属栅极结构中的功函数金属层和所述第二金属栅极结构中的功函数金属层具有不同的功函数。10根据权利要求1所述的方法，其特征在于，所述第一区为NFET区，所述第二区为PFET区；或者所述第一区为PFET区，所述第二区为NFET区。权利要求书CN104124156A1/5页3一种半导体器件的制造方法技术领域0001本发明涉及半导体制造工艺，具体而言涉及一种实施后栅极GATELAST工艺时去除伪栅极结构中的牺牲栅电极层的方法。背景技术000。
6、2随着半导体器件特征尺寸的不断减小，用高K介电层/金属栅结构代替传统的氮氧化硅或氧化硅介质层/多晶硅栅结构被视为解决传统的栅结构所面临的问题的主要的甚至是唯一的方法，传统的栅结构所面临的问题主要包括栅漏电、多晶硅损耗以及由薄栅氧化硅介质层所引起的硼穿透。0003对于具有较高工艺节点的晶体管结构而言，所述高K金属栅工艺通常为后栅极GATELAST工艺，其典型的实施过程包括首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上的界面层、高K介电层、覆盖层和牺牲栅电极层构成；然后，在所述伪栅极结构的两侧形成栅极间隙壁结构，之后去除所述伪栅极结构中的牺牲栅电极层，在所述栅极间隙壁结构之间留下一沟。
7、槽；接着，在所述沟槽内依次沉积功函数金属层（WORKFUNCTIONMETALLAYER）、阻挡层（BARRIERLAYER）和浸润层（WETTINGLAYER）；最后进行金属栅极材料的填充，以在所述覆盖层上形成金属栅极结构。0004对于如图1A所示的已形成伪栅极结构的半导体器件结构而言，需在由浅沟槽隔离结构101分隔开的衬底100中的NFET区和PFET区上分别形成包含具有不同功函数金属层的金属栅极结构，因此，通常采用分别去除NFET区和PFET区上形成的伪栅极结构中的牺牲栅电极层103的工艺来形成所述包含具有不同功函数金属层的金属栅极结构。由于牺牲栅电极层103容易发生自氧化，例如，如图1。
8、B所示，在去除位于NFET区上的牺牲栅电极层103之后，位于PFET区上的牺牲栅电极层103的侧壁发生自氧化而形成氧化层104，且后续依次在NFET区上形成金属栅极结构、去除位于PFET区上的牺牲栅电极层103的过程中，该氧化层104不会被去除，因此，在PFET区上形成另一金属栅极结构之后，NFET区和PFET区上分别形成的金属栅极结构之间的界面特性变差，进而影响半导体器件的性能。0005因此，需要提出一种方法，以解决上述问题。发明内容0006针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括提供具有第一区和第二区的半导体衬底，在所述半导体衬底上形成有伪栅极结构，所述伪栅极结构包括自。
9、下而上依次层叠的高K介电层、所述高K介电层的保护层和牺牲栅电极层；去除位于所述半导体衬底上的伪栅极结构中的牺牲栅电极层；在所述半导体衬底上形成的沟槽中形成牺牲材料层；去除位于所述第二区上的牺牲材料层；在所述第二区上形成第一金属栅极结构；去除位于所述第一区上的牺牲材料层，并在所述第一区上形成第二金属栅极结构。0007进一步，采用干法蚀刻、湿法蚀刻或者干法蚀刻和湿法蚀刻的结合实施所述对牺牲栅电极层的去除。说明书CN104124156A2/5页40008进一步，所述牺牲材料层的构成材料为具有可流动性的材料。0009进一步，所述形成牺牲材料层的工艺步骤包括采用旋涂工艺在所述半导体衬底上形成所述牺牲材料。
10、层；采用烘焙工艺使所述牺牲材料层硬化；采用化学机械研磨工艺研磨所述牺牲材料层，以使所述半导体衬底的表面平坦。0010进一步，所述牺牲材料层的构成材料为DUO。0011进一步，采用各向异性的蚀刻工艺实施所述对牺牲材料层的去除。0012进一步，所述第一金属栅极结构和所述第二金属栅极结构均包括自下而上堆叠而成的功函数金属层和金属栅极材料层。0013进一步，所述功函数金属层和所述金属栅极材料层之间还包括自下而上堆叠而成的阻挡层和浸润层。0014进一步，所述第一金属栅极结构中的功函数金属层和所述第二金属栅极结构中的功函数金属层具有不同的功函数。0015进一步，所述第一区为NFET区，所述第二区为PFET。
11、区；或者所述第一区为PFET区，所述第二区为NFET区。0016根据本发明，可以使在半导体衬底中的NFET区和PFET区上分别形成的金属栅极结构之间具有良好的界面特性，改善半导体器件的运行速度和接触电阻，从而提升半导体器件的性能。附图说明0017本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。0018附图中0019图1A为采用现有技术在衬底上形成伪栅极结构之后的器件的示意性剖面图；0020图1B为采用现有技术先去除如图1A中示出的NFET区上的伪栅极结构中的牺牲栅电极层后PFET区上的伪栅极结构中的牺牲栅电极层的侧壁发生自氧化的示。
12、意性剖面图；0021图2A图2F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；0022图3为根据本发明示例性实施例的方法实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的流程图。具体实施方式0023在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。0024为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的方法。显然。
13、，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然说明书CN104124156A3/5页5而除了这些详细描述外，本发明还可以具有其他实施方式。0025应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。0026示例性实施例0027下面，参照图2A图2F和图3来描述根据本发明示例性实施例的方法实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的详细步骤。0028参照图2A图2F，其中示出了根据本发明示例性实施。
14、例的方法依次实施的步骤所分别获得的器件的示意性剖面图。0029首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，半导体衬底200选用单晶硅材料。在半导体衬底200中形成有隔离结构201，作为示例，隔离结构201为浅沟槽隔离STI结构或者局部氧化硅LOCOS隔离结构，隔离结构201将半导体衬底200分为NFET区和PFET区。半导体衬底200中还形成有各种阱WELL结构，为了简化，图示中予以省略。0030在半导体衬底200的NFET区和PFET区上均形成有伪栅极结构201，作为示例，伪栅。
15、极结构201包括自下而上依次层叠的高K介电层202和牺牲栅电极层203。高K介电层202的材料包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化铝等，特别优选的是氧化铪、氧化锆或氧化铝。牺牲栅电极层203的材料包括多晶硅。需要说明的是，在伪栅极结构201中，高K介电层202的下方可以形成界面层，形成界面层的作用是改善高K介电层202与半导体衬底200之间的界面特性，界面层的材料包括硅氧化物（SIOX）；高K介电层202的上方可以形成保护层，形成保护层的作用是抑制后续形成的金属栅极结构中的金属栅极材料（通常为铝）向高K介电层202中的。
16、扩散，保护层的材料包括氮化钛或氮化钽。0031由于图2A以及接下来的附图都是沿着器件版图中的牺牲栅电极层的走向获得的器件剖面图，因此，在伪栅极结构201的两侧形成的侧壁结构以及在半导体衬底200上依次形成的覆盖所述侧壁结构的接触孔蚀刻停止层和层间介电层均未示出。0032接着，如图2B所示，去除位于半导体衬底200上的伪栅极结构201中的牺牲栅电极层203，在半导体衬底200上形成沟槽。采用干法蚀刻、湿法蚀刻或者干法蚀刻和湿法蚀刻的结合实施所述对牺牲栅电极层203的去除。需要说明的是，由于NFET区和PFET区上的牺牲栅电极层203同时被去除，因此，后续在NFET区和PFET区上分别形成金属栅极。
17、结构时，不会出现牺牲栅电极层203发生自氧化的现象，即不会产生由于如图1B中示出的氧化层104的存在而导致分别形成在NFET区和PFET区上的金属栅极结构之间的界面特性变差的问题。0033接着，如图2C所示，在半导体衬底200上形成的沟槽中形成牺牲材料层204，牺牲材料层204的构成材料为具有可流动性的材料，优选美国应用材料公司的DUO，DUO的成分为一种氧化物。形成牺牲材料层204的工艺步骤包括采用旋涂工艺在半导体衬底200上形成牺牲材料层205；采用烘焙工艺以使牺牲材料层205硬化；采用化学机械研磨工艺研磨牺牲材料层205，以使半导体衬底200的表面平坦。说明书CN104124156A4/。
18、5页60034接着，如图2D所示，去除位于PFET区上的牺牲材料层204。实施所述去除的工艺步骤包括在半导体衬底200上形成图形化的光刻胶层205，以遮蔽位于NFET区上的牺牲材料层204；以图形化的光刻胶层205为掩膜，采用各向异性的蚀刻工艺去除位于PFET区上的牺牲材料层204。所述各向异性的蚀刻的蚀刻剂优选CLK888。0035接着，如图2E所示，采用灰化工艺去除图形化的光刻胶层205后，在PFET区上形成第一金属栅极结构208。作为示例，第一金属栅极结构208包括自下而上堆叠而成的功函数金属层206和金属栅极材料层207，其中，功函数金属层206包括一层或多层金属或金属化合物，其构成材。
19、料包括氮化钛、钛铝合金或氮化钨；金属栅极材料层207的材料包括钨或铝。采用原子层沉积工艺或物理气相沉积工艺形成功函数金属层206，采用化学气相沉积工艺或物理气相沉积工艺形成金属栅极材料层207。然后，执行化学机械研磨以研磨上述各层材料，所述研磨在露出牺牲材料层205时终止。需要说明的是，在功函数金属层206和金属栅极材料层207之间可以采用原子层沉积工艺或物理气相沉积工艺形成自下而上堆叠而成的阻挡层和浸润层，其中，阻挡层的材料包括氮化钽或氮化钛；浸润层的材料包括钛或钛铝合金。0036接着，如图2F所示，去除位于NFET区上的牺牲材料层204，并在NFET区上形成第二金属栅极结构208。0037。
20、采用各向异性的蚀刻工艺去除位于NFET区上的牺牲材料层204，所述各向异性的蚀刻的蚀刻剂优选CLK888。0038作为示例，第二金属栅极结构208包括自下而上堆叠而成的另一功函数金属层206和另一金属栅极材料层207，另一功函数金属层206与功函数金属层206具有不同的功函数，其中，另一功函数金属层206包括一层或多层金属或金属化合物，其构成材料包括氮化钛、钛铝合金或氮化钨；另一金属栅极材料层207的材料包括钨或铝。采用原子层沉积工艺或物理气相沉积工艺形成另一功函数金属层206，采用化学气相沉积工艺或物理气相沉积工艺形成另一金属栅极材料层207。然后，执行化学机械研磨以研磨上述各层材料，所述研。
21、磨在露出第一金属栅极结构208时终止。需要说明的是，在另一功函数金属层206和另一金属栅极材料层207之间可以采用原子层沉积工艺或物理气相沉积工艺形成自下而上堆叠而成的阻挡层和浸润层，其中，阻挡层的材料包括氮化钽或氮化钛；浸润层的材料包括钛或钛铝合金。0039需要说明的是，对于如图2C示出的器件结构，还可以执行以下工艺次序来实现本发明提出的实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的方法，包括去除位于NFET区上的牺牲材料层204；在NFET区上形成第二金属栅极结构208；去除位于PFET区上的牺牲材料层204，并在PFET区上形成第一金属栅极结构208。0040接下来，可以通过后续工艺完。
22、成整个半导体器件的制作。根据本发明，可以使在半导体衬底中的NFET区和PFET区上分别形成的金属栅极结构之间具有良好的界面特性，改善半导体器件的运行速度和接触电阻，从而提升半导体器件的性能。0041参照图3，其中示出了根据本发明示例性实施例的方法实施后栅极工艺时去除伪栅极结构中的牺牲栅电极层的流程图，用于简要示出整个制造工艺的流程。0042在步骤301中，提供具有第一区和第二区的半导体衬底，在半导体衬底上形成有包括自下而上依次层叠的高K介电层、高K介电层的保护层和牺牲栅电极层的伪栅极结构，说明书CN104124156A5/5页7其中，第一区为NFET区，第二区为PFET区；或者第一区为PFET。
23、区，第二区为NFET区；0043在步骤302中，去除位于半导体衬底上的伪栅极结构中的牺牲栅电极层；0044在步骤303中，在半导体衬底上形成的沟槽中形成牺牲材料层；0045在步骤304中，去除位于第二区上的牺牲材料层；0046在步骤305中，在第二区上形成第一金属栅极结构；0047在步骤306中，去除位于第一区上的牺牲材料层，并在第一区上形成第二金属栅极结构。0048本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。说明书CN104124156A1/3页8图1A图1B图2A图2B说明书附图CN104124156A2/3页9图2C图2D图2E图2F说明书附图CN104124156A3/3页10图3说明书附图CN104124156A10。