《半导体器件及其制造工艺方法.pdf》由会员分享，可在线阅读，更多相关《半导体器件及其制造工艺方法.pdf（17页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104183639A43申请公布日20141203CN104183639A21申请号201310193435822申请日20130522H01L29/78200601H01L29/423200601H01L21/33620060171申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号72发明人肖胜安74专利代理机构上海浦一知识产权代理有限公司31211代理人戴广志54发明名称半导体器件及其制造工艺方法57摘要本发明公开了一种半导体器件，在衬底上淀积外延层，在外延层上部形成P阱，P阱中包围有N源区；至少部分P阱上有栅氧，栅极；在外。
2、延层上部还有N漂移区和N漏区；N漂移区在栅极与N漏区之间，紧靠栅极；栅极通过自对准工艺形成，栅极顶部通过沟槽金属减少栅极的电阻；在N漏区上可形成金属硅化物；N漏区通过其上的接触孔与通孔与顶层的金属配线相连；N源区通过金属连接或金属硅化物与包住N源区的P阱相连，P阱通过一个穿通外延层的金属塞与衬底相连。本发明还公开了一种所述半导体器件的制造工艺方法，其N漂移区的注入，屏蔽栅的制作是在栅极形成之前完成。本发明能够降低N漂移区的缺陷，提高器件的稳定性和可靠性。51INTCL权利要求书3页说明书6页附图7页19中华人民共和国国家知识产权局12发明专利申请权利要求书3页说明书6页附图7页10申请公布号C。
3、N104183639ACN104183639A1/3页21一种半导体器件，包括一P衬底，在该P衬底上形成的P外延层；在该P外延层中的上部形成的P阱，N漏区；位于所述P阱中的N源区，位于所述P阱和N漏区之间且使N漏区位于其中的N漂移区；位于所述P外延层上方的栅氧化层；其特征在于，还包括位于所述栅氧化层上端且至少部分位于所述P阱上端的栅极，位于所述栅氧化层上端且位于所述栅极一侧端的侧墙，位于所述栅氧化层上端且位于所述侧墙侧端的屏蔽栅；覆盖所述栅氧化层、栅极、侧墙和屏蔽栅的层间介质膜；在所述层间介质膜中形成的分别位于N漏区上方的漏接触孔、位于栅极和侧墙上方的栅沟槽和位于N源区侧端的介质槽，由所述介质。
4、槽向下延伸贯穿所述P外延层的硅沟槽；位于所述介质槽和硅沟槽，栅沟槽，漏接触孔中的金属阻挡层，填充满所述介质槽和硅沟槽，栅沟槽，漏接触孔的填充金属；位于所述介质槽、栅沟槽和漏接触孔上端的正面金属，所述正面金属与填充金属电连接；与栅沟槽中填充金属相连的正面金属作为栅电极，与漏接触孔填充金属相连的正面金属作为漏端电极；所述P阱通过所述填充金属与P衬底电连接；在所述P衬底的下端面形成有背面金属，该背面金属作为源端电极。2如权利要求1所述的半导体器件，其特征在于所述N漏区上端与所述层间介质膜之间还形成有金属硅化物。3如权利要求1所述的半导体器件，其特征在于所述N源区通过介质槽和硅沟槽中的填充金属与包住N。
5、源区的P阱相连接；或者所述P阱和N源区上端与所述层间介质膜之间形成有金属硅化物，所述N源区通过该金属硅化物与包住N源区的P阱相连接。4一种权利要求13任一所述半导体器件的制造工艺方法，其特征在于，包括如下步骤步骤一、在P衬底上成长P外延层；在该P外延层上形成一层牺牲氧化膜，在该牺牲氧化膜上形成一层第一介质膜；通过光刻刻蚀将N漂移区上方的所述第一介质膜去除；通过离子注入形成N漂移区；步骤二、将所述N漂移区上方的所述牺牲氧化膜去除；进行热氧化在所述N漂移区上方形成一层氧化膜；在所述氧化膜的上端淀积组分与第一介质膜和氧化膜不同的第二介质膜；通过回刻第二介质膜形成一个位于所述氧化膜上端且位于第一介质膜。
6、侧端的侧墙；步骤三、在所述第一介质膜、侧墙和氧化膜的上端淀积一层屏蔽栅膜；步骤四、涂敷光刻胶，通过光刻形成屏蔽栅保护区，利用光刻胶保护住需要保留的屏蔽栅；步骤五、对所述屏蔽栅膜进行刻蚀，形成屏蔽栅，并去除光刻胶；步骤六、采用湿法刻蚀将所述侧墙和屏蔽栅盖住部分以外部分的所述氧化膜和第一介质膜全部去除；在露出的P外延层和N漂移区的上端淀积栅氧化膜；然后在所述栅氧化膜、侧墙和屏蔽栅上端淀积栅极膜；步骤七、对所述栅极膜进行回刻，在侧墙的左侧端形成栅极，将其余部分的所述栅极膜去除；步骤八、涂敷光刻胶，利用光刻胶保护住侧墙、屏蔽栅和位于N漂移区上端的栅氧化膜；在所述P外延层上端进行P型离子注入，形成位于P。
7、外延层上端的P型区；步骤九、进行800以上的高温推阱，将P型区扩散形成P阱；涂敷光刻胶，通过光刻，权利要求书CN104183639A2/3页3用光刻胶保护住不需要注入N离子的位置，完成N源漏区域的离子注入，在P阱中形成N源区，在N漂移区中形成N漏区；步骤十、淀积层间介质膜，覆盖所述栅氧化膜、栅极、侧墙和屏蔽栅，并通过化学机械研磨或回刻进行平坦化；步骤十一、涂敷光刻胶，通过光刻刻蚀所述层间介质膜，在设定的区域形成介质槽，以所述光刻胶为保护膜或以所述层间介质膜为保护膜，由所述介质槽向下延伸，将该区域的P外延层全部刻蚀掉，形成硅沟槽；步骤十二、在所述层间介质膜的端面、介质槽和硅沟槽中涂敷光刻胶，通过。
8、光刻定义出位于所述栅极和侧墙上方的栅沟槽，位于所述N漏区上方的漏接触孔；刻蚀所述层间介质膜形成栅沟槽，漏接触孔；步骤十三、将光刻胶去除；步骤十四、在所述介质槽和硅沟槽，栅沟槽，漏接触孔中先淀积一层金属阻挡层，然后再用金属填充层填充满，之后通过化学机械研磨或金属回刻将所述层间介质膜表面的金属全部去除；步骤十五、在所述介质槽，栅沟槽，漏接触孔的上端分别形成正面金属，与栅沟槽中填充金属相连的正面金属作为栅电极，与漏接触孔填充金属相连的正面金属作为漏端电极；将所述P衬底背面减薄后在其下端面淀积背面金属，该背面金属作为源端电极。5如权利要求4所述的方法，其特征在于步骤一所述第一介质膜为氧化膜，厚度为40。
9、0010000埃。6如权利要求5所述的方法，其特征在于当第一介质膜为氧化膜时，步骤二所述的第二介质膜可以是氮化硅膜或其它含氮的膜。7如权利要求4所述的方法，其特征在于步骤三所述屏蔽栅膜的材料可以是N型多晶硅或无定型硅，也可以是钨硅WSI，厚度为5001000埃。8如权利要求4所述的方法，其特征在于步骤四所述屏蔽栅保护区紧靠侧墙，可以部分的盖住该侧墙的顶部部分。9如权利要求4所述的方法，其特征在于步骤五所述屏蔽栅由侧墙部和由侧墙部向侧端延伸的延伸部组成，位于氧化膜的上端且覆盖住N漂移区的一部分；屏蔽栅的侧墙部紧靠侧墙的侧端，可与侧墙等高或低于所述侧墙，也可以部分盖在侧墙的顶部；屏蔽栅的延伸部低于。
10、侧墙部。10如权利要求4所述的方法，其特征是步骤六所述栅极膜为多晶硅、无定型硅或钨硅WSI。11如权利要求4所述的方法，其特征在于在实施步骤九形成N源区和N漏区后，淀积一层第四介质膜，通过光刻将不需要做金属硅化物的区域保护住，将需要做金属硅化物的区域的介质膜刻蚀掉，之后淀积钛TI/氮化钛TIN，或钴CO，镍NI形成金属硅化物。12如权利要求4所述的方法，其特征在于步骤十一所述硅沟槽深入到P衬底中，且最深到与背面金属的距离为05微米，或至少与P衬底相接触。13如权利要求4所述的方法，其特征在于实施步骤十二时，通过刻蚀形成位于屏蔽栅上端的屏蔽栅接触孔；在该屏蔽栅接触孔先淀积一层金属阻挡层，再用金属。
11、填充层填充满；所述金属阻挡层和金属填充层可以是钛TI/氮化钛TIN和钨W,也可以是钽TA/氮化钽权利要求书CN104183639A3/3页4TAN和铜CU。14如权利要求13所述的方法，其特征在于在所述屏蔽栅接触孔的上端形成正面金属，并且将其与位于介质槽上端的正面金属通过金属连线连接，实现屏蔽栅与N源区之间的连接。15如权利要求4所述的方法，其特征在于步骤十四所述金属阻挡层和金属填充层可以是钛TI/氮化钛TIN和钨W,也可以是钽TA/氮化钽TAN和铜CU。16如权利要求4所述的方法，其特征在于实施步骤十四时，在金属阻挡层淀积前在所述介质槽和硅沟槽中注入与P衬底同型号的杂质，注入剂量大于等于1E。
12、15ATOMS/CM2。17如权利要求4所述的方法，其特征在于步骤十五所述作为栅电极和漏端电极的正面金属可以是一层金属，也可以是二层或更多层的金属。权利要求书CN104183639A1/6页5半导体器件及其制造工艺方法技术领域0001本发明涉及半导体集成电路领域，特别是涉及一种半导体器件。本发明还涉及所述半导体器件的制造工艺方法。背景技术0002射频横向扩散金属氧化物半导体（RFLDMOS）是一种有很好市场需求的器件。特别是随着通信技术的广泛应用，它作为一种新型功率器件将得到越来越多的重视。0003现有的RFLDMOS的基本结构如图1所示。一般采用掺杂高浓度P型杂质的P衬底1（电阻率00100。
13、2欧姆厘米）,其上根据器件耐压的要求不同成长不同厚度和掺杂浓度的P外延层2（如耐压为60伏,厚度大约为58微米）,利用注入和扩散形成P下沉层（PSINKER）10；形成P阱（PBODY）5,栅氧化膜3和多晶硅栅4；形成N漂移区6，N源区71和N漏区72，并形成表面电极（S源端电极，D漏端电极，G栅电极）,最后在硅片减薄后淀积背面金属9，通过P衬底1，实现P下沉层10与S端电极相连。0004在上述器件的制造过程中，一般是先进行栅氧化膜3淀积，形成多晶硅栅（或在多晶硅膜4上淀积WSI）；之后进行P阱5注入和推阱，进行轻掺杂漏极（LIGHTLYDOPEDDRAIN，LDD）注入和源漏注入（或再进行金。
14、属硅化物工艺）；然后进行屏蔽栅介质膜8淀积和屏蔽栅29淀积光刻刻蚀；淀积层间介质膜（图中未示），开接触孔（图中未示），淀积正面金属和背面金属。0005上述工艺方法中，由于LDD注入是在多晶硅栅形成之后进行的，屏蔽栅介质膜8和屏蔽栅29是在多晶硅栅和LDD形成之后完成的，因此LDD注入，屏蔽栅29刻蚀等工艺进行的过程之中，可能会对硅SIO2（二氧化硅）界面形成一定的损伤，同时可能在注入和刻蚀过程中在该区域的介质膜中形成残留的电荷，对器件的性能和可靠性有一定的影响；另外，由于屏蔽栅29刻蚀工艺之前，器件的阱等已经形成，在屏蔽栅刻蚀后不会再有长时间的高温热过程修复刻蚀造成的缺陷。发明内容0006本发。
15、明要解决的技术问题是提供一种半导体器件，能够降低N漂移区硅SIO2界面的缺陷和其上介质膜中的残留电荷，提高器件的稳定性和可靠性；为此，本发明还要提供一种所述半导体器件的制造工艺方法。0007为解决上述技术问题，本发明的半导体器件，包括0008一P衬底，在该P衬底上形成的P外延层；在该P外延层中的上部形成的P阱，N漏区；位于所述P阱中的N源区，位于所述P阱和N漏区之间且使N漏区位于其中的N漂移区；位于所述P外延层上方的栅氧化层；0009位于所述栅氧化层上端且至少部分位于所述P阱上端的栅极，位于所述栅氧化层上端且位于所述栅极一侧端的侧墙，位于所述氧化层上端且位于所述侧墙侧端的屏蔽栅；覆盖所述栅氧化。
16、层、栅极、侧墙和屏蔽栅的层间介质膜；说明书CN104183639A2/6页60010在所述层间介质膜中形成的分别位于N漏区上方的漏接触孔、位于栅极和侧墙上方的栅沟槽和位于N源区侧端的介质槽，由所述介质槽向下延伸贯穿所述P外延层的硅沟槽；位于所述介质槽和硅沟槽，栅沟槽，漏接触孔中的金属阻挡层，填充满所述介质槽和硅沟槽，栅沟槽，漏接触孔的填充金属；0011位于所述介质槽、栅沟槽和漏接触孔上端的正面金属，所述正面金属与填充金属电连接；与栅沟槽填充金属相连的上端的正面金属作为栅电极，与漏接触孔填充金属相连的上端的正面金属作为漏端电极；所述P阱通过所述填充金属与P衬底电连接；在所述P衬底的下端面形成有背。
17、面金属，该背面金属作为源端电极。0012所述N漏区上端与所述层间介质膜之间还形成有金属硅化物。0013所述N源区通过介质槽和硅沟槽中的填充金属与包住N源区的P阱相连接；或者所述P阱和N源区上端与所述层间介质膜之间形成有金属硅化物，所述N源区通过该金属硅化物与包住N源区的P阱相连接。0014所述半导体器件的制造工艺方法，包括如下步骤0015步骤一、在P衬底上成长P外延层；在该P外延层上形成一层牺牲氧化膜，在该牺牲氧化膜上形成一层第一介质膜；通过光刻刻蚀将N漂移区上方的所述第一介质膜去除；通过离子注入形成N漂移区；0016步骤二、将所述N漂移区上方的所述牺牲氧化膜去除；进行热氧化在所述N漂移区上方。
18、形成一层氧化膜；在所述氧化膜的上端淀积组分与所述第一介质膜和氧化膜不同的第二介质膜；通过回刻第二介质膜形成一个位于氧化膜上端且位于第一介质膜侧端的侧墙；0017步骤三、在所述第一介质膜、侧墙和氧化膜的上端淀积一层屏蔽栅膜；0018步骤四、涂敷光刻胶，通过光刻形成屏蔽栅保护区，利用光刻胶保护住需要保留的屏蔽栅；0019步骤五、对所述屏蔽栅进行刻蚀，形成屏蔽栅，并去除光刻胶；0020步骤六、采用湿法刻蚀将所述侧墙和屏蔽栅盖住部分以外部分的所述氧化膜和第一介质膜全部去除；在露出的P外延层和N漂移区的上端淀积栅氧化膜；然后在所述栅氧化膜、侧墙和屏蔽栅上端淀积栅极膜；0021步骤七、对所述栅极膜进行回刻。
19、，在侧墙的左侧端形成栅极，将其余部分的所述栅极膜去除；0022步骤八、涂敷光刻胶，利用光刻胶保护住侧墙、屏蔽栅和位于N漂移区上端的栅氧化膜；在所述P外延层的上端进行P型离子注入，形成位于P外延层上端的P型区；0023步骤九、进行800以上的高温推阱，将所述P型区扩散形成P阱；涂敷光胶，通过光刻，用光刻胶保护住不需要注入N离子的位置，完成N源漏区域的离子注入，在P阱中形成N源区，在N漂移区中形成N漏区；0024步骤十、淀积层间介质膜，覆盖所述栅氧化膜、栅极、侧墙和屏蔽栅，并通过化学机械研磨或回刻进行平坦化；0025步骤十一、涂敷光刻胶，通过光刻刻蚀所述层间介质膜，在设定的区域形成介质槽，以所述光。
20、刻胶为保护膜或以所述层间介质膜为保护膜，由所述介质槽向下延伸，将该区域的P外延层全部刻蚀掉，形成硅沟槽；说明书CN104183639A3/6页70026步骤十二、在所述层间介质膜的端面、介质槽和硅沟槽中涂敷光刻胶，通过光刻定义出位于栅极和侧墙上方的栅沟槽，位于N漏区上方的漏接触孔；刻蚀所述层间介质膜形成栅沟槽，漏接触孔；0027步骤十三、将光刻胶去除；0028步骤十四、在所述介质槽和硅沟槽，栅沟槽，漏接触孔中先淀积一层金属阻挡层，然后再用填充金属填充满，之后通过化学机械研磨或金属回刻将所述层间介质膜表面的金属全部去除；0029步骤十五、在所述介质槽，栅沟槽，漏接触孔的上端分别形成正面金属，与栅。
21、沟槽填充金属相连的上端的正面金属作为栅电极，与漏接触孔填充金属相连的上端的正面金属作为漏端电极；将所述P衬底背面减薄后在其下端面淀积背面金属，该背面金属作为源端电极。0030本发明的半导体器件，所述栅极是采用自对准工艺方法形成的，减少了其关键尺寸对光刻工艺的依赖，改善了器件的均匀性，提高了产品的一致性。所述栅极与栅沟槽中的填充金属直接相连，能够减少栅极电阻，提高器件的效率。0031本发明的半导体器件，所述N漂移区的离子注入，屏蔽栅的制作是在器件的栅极形成之前完成的，这样降低了所述N漂移区硅二氧化硅界面和其上介质膜中缺陷，提高了器件的稳定性和可靠性。附图说明0032下面结合附图与具体实施方式对本。
22、发明作进一步详细的说明0033图1是现有RFLDMOS器件结构示意图；0034图2是本发明的半导体器件一实施例结构示意图；0035图3是漂移区注入示意图；0036图4是第二介质膜回刻后示意图；0037图5是屏蔽栅淀积后示意图；0038图6是屏蔽栅光刻后示意图；0039图7是屏蔽栅刻蚀后示意图；0040图8是栅极膜淀积后示意图；0041图9是栅极膜刻蚀后示意图；0042图10是P阱注入示意图；0043图11是源漏注入示意图；0044图12是层间膜淀积后示意图；0045图13是直通衬底硅沟槽刻蚀后示意图；0046图14是栅槽、接触孔光刻示意图；0047图15是栅槽、接触孔刻蚀后示意图；0048图1。
23、6是栅槽、接触孔金属填充后示意图。具体实施方式0049下面以一个RFLDMOS为实施例，说明所述半导器件的制造工艺方法，其他方案的说明书CN104183639A4/6页8工艺方法可参考本实施例进行。在掺杂浓度高的P衬底1一般掺硼,电阻率001002欧姆厘米上成长掺杂浓度低的P外延层2；P外延层2的掺杂浓度和厚度按器件耐压的设计确定，如耐压为60伏，可采用电阻率1020欧姆厘米，厚度48微米的P外延层。包括如下步骤0050步骤一、参见图3所示，在P外延层2上形成一层牺牲氧化膜11，厚度为20300埃，之后形成一层厚的第一介质膜12。该第一介质膜12在本实施例中为一层氧化膜，厚度为40001000。
24、0埃；进行光刻刻蚀只将器件N漂移区上方的第一介质膜12刻蚀掉，然后通过离子注入形成N漂移区6，N漂移区6可以是AS（砷），也可以是磷或别的N型元素。0051步骤二、参见图4所示，将所述N漂移区6上方的牺牲氧化膜11去除，去除的方法可以是湿法刻蚀，以减少干化刻蚀对硅表面的损伤；进行热氧化在所述N漂移区6上方形成氧化膜13，其厚度为2002000埃；在所述氧化膜13的上端淀积一种对所述第一介质膜12和氧化膜13组分不同的第二介质膜，厚度为20004000埃。之后通过回刻形成一个位于氧化膜13上端且位于第一介质膜12侧端的材料为第二介质膜的侧墙14。0052如果第一介质膜12为氧化膜，那么第二介质膜。
25、可以是氮化硅膜或其它含氮的膜，或其它组分不同的膜。该第二介质膜组分的选择，要保证在其后将第一介质膜12和氧化膜13刻蚀掉的工艺中，保持该第二介质膜侧墙14不被刻蚀掉，因此一般第二介质膜的刻蚀速率要低于第一介质膜12的刻蚀速率的1/10,并低于氧化膜13的刻蚀速率的1/2。0053步骤三、参见图5所示，在所述第一介质膜12、侧墙和氧化膜13的上端淀积一层屏蔽栅膜15，该屏蔽栅膜15的材料可以是掺杂浓度高的N型多晶硅或无定型硅，也可以是WSI（钨硅），厚度为5001000埃。0054步骤四、参见图6所示，涂敷光刻胶16，通过光刻形成屏蔽栅保护区，利用光刻胶16保护住需要保留的屏蔽栅膜15。该屏蔽栅。
26、保护区一般紧靠侧墙14，可以部分的盖住侧墙14的顶部部分。0055步骤五、参见图7所示，进行屏蔽栅膜15刻蚀，形成屏蔽栅15，并去除光刻胶16。所述屏蔽栅15由侧墙部和由侧墙部向侧端延伸的延伸部组成，位于氧化膜13的上端且覆盖住N漂移区6的一部分；屏蔽栅15的侧墙部紧靠侧墙14的侧端，可低于侧墙14或与侧墙14等高，也可以部分盖在侧墙14的顶部；屏蔽栅15的延伸部低于侧墙部。0056步骤六、参见图8所示，采用湿法刻蚀将侧墙14和屏蔽栅15盖住部分以外部分的氧化膜13，第一介质膜12全部去除，湿法刻蚀能减少干化刻蚀可能对硅表面产生的损伤,在这一刻蚀过程中，基本不刻蚀屏蔽栅膜15，由于采用的侧墙1。
27、4的膜的组分（例如氮化硅膜14），也易于实现侧墙14的低刻蚀速率，保持侧墙14在该工艺步骤中基本不被刻蚀。在露出的P外延层2和N漂移区6的上端淀积栅氧化膜3，厚度为100300埃；然后在栅氧化膜3、侧墙14和屏蔽栅15上端淀积栅极膜17，厚度为20006000埃，由所需要的器件的栅的尺寸确定；栅极膜17可以是多晶硅或无定型硅，也可以是钨硅。0057步骤七、参见图9所示，对所述栅极膜17进行回刻，只在侧墙14的左侧端形成器件的栅极4，在屏蔽栅15的侧墙部分可以残余部分栅极膜17，其余部分的栅极膜去掉。0058步骤八、参见图10所示，涂敷光刻胶16，利用光刻胶16保护住侧墙14、屏蔽栅15和位于N。
28、漂移区6上端的栅氧化膜3；对P外延层2的上端进行P型离子注入，位于P外延层2的上端形成P型区。说明书CN104183639A5/6页90059步骤九、参见图11所示，进行800以上的的高温推阱过程，将P型区扩散形成扩大、加深了的P阱5；涂敷光刻胶16，通过光刻，用光刻胶16保护住不需要注入N离子的位置，完成N源漏区域的离子注入，在P阱5中形成N源区71，在N漂移区6中形成N漏区72。0060在进行上述推阱过程中，对N漂移区6的SI（硅）/SIO2（二氧化硅）界面可起到较好的修复作用，对屏蔽栅15下面的氧化膜13可以起到钝化作用，减少界面的悬挂键和氧化膜13中的缺陷。0061在N源漏区域的离子注。
29、入完成之后，可以淀积一层5001000埃的第四介质膜，通过光刻将不需要做金属硅化物的区域保护住，将需要形成金属硅化物的区域上的介质膜（包括第四介质膜以及栅极刻蚀后残余的氧化膜等）刻蚀掉，之后淀积TI（钛）/TIN（氮化钛）,或CO（钴）,NI（镍）等形成金属硅化物，在栅极4不采用WSI的情况下进一步降低源区，漏区和栅极的电阻，在采用WSI的情况下，进一步降低源区，漏区的电阻。0062步骤十、参见图12所示，淀积层间介质膜20，覆盖所述栅氧化膜3、栅极4、侧墙14和屏蔽栅5，并通过化学机械研磨或回刻进行平坦化。淀积层间介质膜20的厚度为800020000埃。0063步骤十一、参见图13所示，涂敷。
30、光刻胶，通过光刻刻蚀层间介质膜20，在设定的区域形成介质槽，即将位于N源区71左侧P阱区5上面的部分层间介质膜20刻蚀掉，之后以该光刻胶为保护膜或以层间介质膜20为保护膜，由所述介质槽向下延伸，将该区域的P外延层2全部刻蚀掉，形成硅沟槽T1，且使该硅沟槽T1深入到掺杂浓度高的P衬底1部分一定的深度（至少超过1微米，且最深可以到与背面金属的距离为05微米），或至少与P衬底1相接触。硅沟槽T1在P衬底1的深度越深，填充的金属阻挡层与P衬底1的接触面积就越大，接触电阻就越小，有利于提高器件的性能，如输出功率和效率。0064步骤十二、参见图14所示，在所述层间介质膜20的端面、介质槽和硅沟槽T1中涂敷。
31、光刻胶16，通过光刻定义出位于栅极4和侧墙14上方的栅沟槽，位于N漏区72上方的漏接触孔，其它区域利用光刻胶16做保护。刻蚀层间介质膜20形成栅沟槽T2，漏接触孔T3，并可以通过刻蚀形成屏蔽栅15上的屏蔽栅接触孔（未图示）。0065步骤十三、参见图15所示，将光刻胶16去除。0066步骤十四、参见图16所示，在所述介质槽和深沟槽T1，栅沟槽T2，漏接触孔T3中先淀积一层金属阻挡层22，然后再用金属填充层（即填充金属）23填充满。当有屏蔽栅接触孔时，则需同样先淀积一层金属阻挡层22，然后再用金属填充层23填充满。之后通过化学机械研磨（CMP）或金属回刻将层间介质膜20表面的金属全部去除，金属阻挡。
32、层22和金属填充层23可以是TI/TIN和W（钨）,也可以是TA（钽）/TAN（氮化钽）和CU（铜）或别的组合。0067为了易于得到金属阻挡层与硅沟槽底部的欧姆接触并得到更低的接触电阻，在金属阻挡层22淀积前可以在所述介质槽和硅沟槽T1之中注入与P衬底1同型号的大剂量的杂质，如在P衬底1中注入剂量大于等于1E15ATOMS/CM2的B（硼）,或BF2（氟化硼）。0068步骤十五、参见图2，在所述介质槽，栅沟槽T2，漏接触孔T3的上端分别形成正面金属，位于栅沟槽T2上端的正面金属作为栅电极81，位于漏接触孔T3上端的正面金属作为漏端电极82。当有屏蔽栅接触孔时位于其上端也同样形成正面金属，并且可。
33、将其正面金说明书CN104183639A6/6页10属与位于介质槽上端的正面金属83通过金属连线连接，实现屏蔽栅15与N源区71之间的连接。作为栅电极81和漏端电极82的正面金属可以是一层金属，也可以是二层或更多层的金属。在正面金属和正面钝化层（在正面金属形成之后，形成正面钝化层，该正面钝化层至少盖住部分正面金属，或至少盖住部分在正面金属之下的层间介质膜）完成后，进行背面工艺步骤包括将P衬底1背面减薄后在其下端面淀积背面金属，该背面金属作为源端电极9。0069以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。说明书CN104183639A101/7页11图1图2说明书附图CN104183639A112/7页12图3图4图5说明书附图CN104183639A123/7页13图6图7图8说明书附图CN104183639A134/7页14图9图10说明书附图CN104183639A145/7页15图11图12说明书附图CN104183639A156/7页16图13图14说明书附图CN104183639A167/7页17图15图16说明书附图CN104183639A17。