本发明涉及制造半导体器件的光刻技术，更具体地说，涉及一种利用背面曝光和非镜面反射使半导体器体的各组成部分对准的光刻方法。 半导体器件的各组成部分是否正确对准，这对于是薄膜埸效应晶体管（FET）半导体器件来说是很重要的。要使这种器件达到最佳的工作性能，源极、漏极或两者应与栅极重叠一段预选的距离，最好是1-10微未左右。重叠距离过大会使源栅和漏栅（S/D-G）电容变大，从而使晶体管噪音增加，而且在采用薄膜FET作为开关元件的成象型器体中会产生滞后现象。S/D-G电容的增加也可能是液晶显示器（LCD）中当个别象素在工作与不工作状态之间切换时产生的偏离电压误差引起的;象素关断时残留在S/D-G电容中的电荷可能需要加以补偿以便真正使该象素转入不工作状态。需用的补偿电压取决于S/D-G电容，而且在一个LCD器件中当S/D-G电容改变时随象素的不同而异。
一般说来，为了容许在器件制造期间形成光致抗蚀掩模中光刻对准误差所需量，并保证有一足够大的重叠宽度，S/D-G重叠量在设计时都要比上述两种情况下有较大的值，以便提供可容许的接触或导通电阻。S/D-G重叠宽度小于最佳值时还可能使FET的饱和漏极电流在容许的范围之外波动。因此总希望将S/D极与栅极之间的重叠控制到既不太长又不太短的最佳宽度。
控制S/D-G重叠距离极为关键的一个制造步骤是在FET的顶部绝缘层上刻制图形用的光致抗蚀掩模的形成;为使S/D-G的重叠量达到最理想的距离，掩模应具最佳宽度，且应与栅极对准。如果掩模地宽度太窄或太宽，或者与栅极不对准，则刻制顶部绝缘层的图形时会出现蚀刻误差，且源极和漏极会与栅极对不准。
因此本发明的首要目的是提供制造带自对准组成部分且不存在上述缺点的半导体器件的一种新方法。
本发明的另一个目的是提供制造自对准薄膜晶体管的新方法，这种方法将栅极分别与源极和漏极的重叠距离控制到最佳情况。
本发明的另一个目的是提供制造具自对准组成部分的器件用的掩模。
结合附图阅读下面的详细说明书即可清楚了解本发明的上述和其它目的连同本发明的特点。附图中同样的元件用同样的编号表示。
按照本发明，用以制造自对准半导体器件的掩模，其制造方法包括下列步骤：在透明衬底主表面上用不透明材料形成岛状结构;在不透明岛上淀积至少一层透明材料;在至少一层材料上淀积一层光致抗蚀材料;在光致抗蚀材料上淀积一层非镜面材料;将主衬底表面对面的背面衬底表面在紫外（UV）光中曝光，曝光持续时间选择得使光致蚀剂大致相当于岛状结构阴影外的部位的至少一部分曝光;令至少一部分紫外光从非镜面层反射，以便将光致抗蚀剂的另一部分曝光，曝光范围在岛状结构阴影内的选定距离;然后除去经曝光的致抗蚀剂部分，形成与岛状结构对准且各边比岛状结构窄一个选定的重叠距离的掩模。该掩模可用于淀积另一材料层，材料层的各部分按所选定的重叠距离覆盖住岛状结构，也可用以在至少一层材料上刻制图形。
图1A-1E是按本发明的光刻法制造掩模的过程中所采用的各步骤的剖面侧视图。
图2A-2I是应用本发明的光刻法制造薄膜晶体管（TFT）的过程中所采用的各步骤的剖面侧视图。
首先参看图1A。在诸如玻璃等之类的绝缘透明材料制成的衬底14的主表面12上形成有不透明材料的岛状结构10。岛状结构10可以是埸效应晶体管（FET）的栅极或其它应与以后形成的另一个器件对准的器件组件。
在岛状结构10的整个主表面12上淀积上至少一层材料层16;例如，制造FET时，可在主表面12上和整个栅极（岛状结构10）上淀积第一绝缘材料层16，可在第一层16上淀积第二半导体材料层18。
按照本发明，如图1A所示，整个第二层18上淀积有正性光致抗蚀材料层20，整个光致抗蚀层20上淀积有非镜面反射材料层22。在目前的最佳实施例中，光致抗蚀剂层可取大约2微米的厚度。为将非晶面反射材料与光致抗蚀剂的相互作用减到最小，非晶面反射材料最好采用分散在含诸如聚乙烯醇、凝胶等之类的聚合物的水溶液中的高度反射材料或折射率高的电介质，例如TiO2、BaSO4等。其中分散有反射颗粒的水溶液可用旋转涂敷法、喷涂法涂敷到光致抗蚀层22上。紫外（UV）辐射（用箭头24表示）照射到衬底主表面12对面的衬底14背面26。紫外线透过衬底14和材料层16和18使大致上对应于岛10边缘10a、10b外的部位（用虚线28a和28b表示）的光致抗蚀层部分20a曝光。非镜面层22将入射到材料层22上的一部分紫外辐射反射并散射回光致抗蚀剂中，促使光致抗蚀层20在岛10各边缘10a和10b内的至少一选定距离内曝光。颗粒的大小应小于控制中所要求的空间距离（即所选定的距离d），以确保反射光在同一数量级下均匀地散射;举例说，颗粒的大小应小于1微米，以确保反射光在微米级下均匀散射。非镜面层22的形状可促使经反射和散射的紫外光使光致抗蚀剂贴近第二层18的较大部分曝光，从而使光致抗蚀层20大致上呈碗形的部分30（图1A中以线31a和31b为界）不曝光。所选定的距离d为材料层22的反射系数、光致抗蚀层20的厚度和紫外曝光的持续时间和强度的函数。
如图1B中表示，光致抗蚀层20经紫外曝光之后，将经曝光的光致抗蚀剂显影除去，留下未经曝光的光致抗蚀部分30，该部分即构成以后的加工步骤中使用的掩模。为进一步减小掩模30的宽度和控制所选定的距离d，经曝光的光致抗蚀剂除了会有紫外光的过度曝光外还会显影过度或该两个过度交替出现。所选定的距离d可以在大约1微米和大约10微米之间，这取决于上述工艺变量。
非镜面层22在紫外曝光之后可用水、溶剂等溶解而将其从光致抗蚀层20上除去，以防在以后的各处理步骤中可能产生干扰问题或工序兼容问题。
掩模30可用以刻制材料层18的图形（图1C）并如图1D所示在材料层16和掩模30上（或不在材料层18上进行刻制图形时在其上）淀积另一材料层32，例如进行金属化等。剥除光致抗蚀掩模30时，也会因此而除去材料层32的一部分32′，留下图1E中所示的那种结构。材料层32的部分32a和32b会与岛10自行对准，并与岛10重叠至少所选定的重叠距离d′，如图1E所示。
在本最佳实施例中，可将大约20重量%至大约30重量%的TiO2粉分散在20%的凝胶和水中形成非镜面反射层22;然后将得出的溶液以大约500转/分至大约1000转/分的转速旋涂到光致抗蚀层20上，历时约8秒至30秒之间，以形成若干微米厚的材料层。凝胶最好用空气在室温下干燥大约2小时，以制成含至少大约50%TiO2颗粒的薄膜。凝胶也可用轻度烘焙法在大约90℃或以下的温度干燥大约5分钟，加热可能会破坏光致抗蚀层20与非镜面层22之间的接触，但光致抗蚀层20的尺寸变化不大或没有明显的变化。
紫外曝光之后，刚提到的凝胶层可用温水或热水除去，并用干净软布等轻轻擦拭，以防可能影响后面的各处理步骤;除去凝胶层之后，可在大约室温下将光致抗蚀剂显影约25秒钟。
作为另一个实例，本发明的方法可用于制造薄膜晶体管（TFT）的埸合，如图2A-2I所示。
先参看图2A，在诸如玻璃之类的绝缘透明材料制成的衬底38的主表面36上形成栅极34。栅极可以是单层的导电金属，例如钛（Ti）、铬（Cr）、钨（W）、铝（Al）等，也可以是多层结构，例如钛覆盖在钼上（Ti/Mo），钛覆盖在铝上（Ti/Al）、铬覆盖在铝上（Cr/Al）、铬覆盖在钼上（Cr/Mo）等等，使其与衬底14很好地粘结，且电阻小。栅极34的侧边34a和34b最好用周知的湿式或干式腐蚀法制成锥形，以便在整个栅极边缘上改善其后各材料淀积层的台阶覆盖。栅极34的厚度t最好在大约100毫微米与大约500毫微米之间。
图2B中，主衬底表面36上和整个栅极34上淀积有大约100毫微米至大约600毫微米厚的第一绝缘材料层40;第一绝缘材料层40上用周知的技术（例如等离子体增强的化学汽相淀积法（PECVD）等）淀积上一层厚约20毫微米与约200毫微米之间的半导体材料42，例如本征无定形硅（i-Si）、无定形锗（a-Ge）和多晶半导体材料等。半导体层42上沉积上一层厚约100毫微米至约800毫微米之间的第二绝缘层44。第一和第二绝缘层可以由一层或多层氮化硅（SiNx）、氧化硅（SiOx）、硝酸硅（SiNxOy）或其它合适的介电材料用周知的方法（例如PECVD等）淀积形成。
按照本发明，如图2B所示，在整个第二绝缘层44上淀积有正性光致抗蚀材料46，在整个光致抗蚀层46上淀积有非镜面反射材料层44。材料层48可以是上述分散在水溶液中的高度反射性金属、折射率高的电介质等的颗粒。紫外（UV）辐射（用箭头50表示）照射到主衬底表面的衬底38的背面表面52上，并透过衬底38和材料层40、42和44使光致抗蚀层对应于栅极边缘外侧部位（图2B中用虚线54a和54b表示）的部分46a曝光。反射层48使一部分紫外辐射散射回到光致抗蚀层46，促使栅极34阴影内预选距离d′的光致抗蚀剂曝光。光致抗蚀层46大致上呈碗形部分58以线56a和56b为界且其靠近第二绝缘层44处可能变窄，该部分并没有被紫外线辐射曝光。非镜面反射层48经紫外曝光之后可以除去以避免在工艺上以后的各处理步骤不相适应。
如图2C所示，光致抗蚀层46经紫外曝光之后，将经曝光的光致抗蚀剂显影并除去，留下基本上呈碗形的光致抗蚀层部分58。经曝光的光致抗蚀剂除可能紫外曝光过度外还可能显影过度，或者两种过度交替地出现，以便进一步减少剩下的光致抗蚀部分58的厚度，并控制所选择的重叠距离d′。距离d′最好选取大约1微米至大约10微米的范围。
现在参看图2D，第二绝缘层44现在已不为光致抗蚀剂所掩蔽的那些部分用周知的蚀刻技术除去。举例说，第二绝缘层44为SiNx或SiOx时，可用缓冲氢氟酸（BHF）或氢氟酸（HF）腐蚀。按照本发明，第二绝缘层44可以过量腐蚀以钻蚀剩下的光致抗蚀部分58的下部，从而减小剩下的第二绝缘部分60的宽度，并进一步控制所选取的重叠距离d′。然后可以用下列工艺变量控制所选择的距离d′：（1）使光致抗蚀剂过度曝光;（2）使光致抗蚀剂过度显影;（3）使第二绝缘层20过度腐蚀;（4）反射层48的反射系数;和（5）光致抗蚀层46的厚度;这些工艺变量可个别或联合加以应用来控制所选取的距离d′。腐蚀掉第二绝缘层44之后，除去剩余的光致抗蚀部分58。
在某些应用中，例如X光、光学或带电粒子成象器或液晶显示（LCD）装置中，最好在淀积源/漏极（S/D）金属化层之前刻制半导体层42的图形，以将半导体材料在S/D金属化层底下的区域减到最小，并在衬底上为诸如象素电极等之类的元件留出额外位置。半导体层42可以在这时在加工过程中或淀积经掺杂的半导体层62之后（图2E）刻制图形，在后一种情况下，两材料层42和62在同一掩蔽步骤中腐蚀;本发明的可供选择的两个实施例在题为“应用平面化和背面光致抗蚀层曝光制造自对准薄膜晶体管的方法”的美国专利申请（代理人卷宗编号为RD-191588）中有介绍。该专利申请也转让给本发明的同一受让人，为完整起见也将其包括在本说明书中以供参虑考。
若不想或不需要在半导体层42上刻制图形，则可在整个经掺杂的半导体层62（图2E）上淀积S/D金属64。掺杂半导体层62最好是n+型导电性的，这可用掺磷的无定形硅形成，且其淀积厚度在大约10毫微米至大约200毫微米之间。于是材料层62在S/D金属化层64与下伏的半导体层42之间形成接解。S/D金属化层可以是接解金属，例如钼（MO）、铬（Cr）等，用溅射法或其它周知的方法淀积到大约100毫微米与大约500毫微米之间的厚度。
如图2F所示，按照本发明的另一情况，基本上整个圆片上全面淀积有一平面化材料层66，例如光致抗蚀材料等。然后用平面化蚀刻法[例如反应离子蚀刻法（RIE）]进行非选择性深腐蚀。在本最佳实施例中，用干蚀刻法蚀刻平面化层66，使S/D金属化层64的顶部部分68暴露出来（图2G）;然后用刻有图形的平面化层作为掩模有选择地蚀刻暴露出来的S/D金属化层64和半导体掺杂层62，直到剩下的第二绝缘部分60暴露出来为止（图2H）。这时可以剥除剩下的平面化层66（图2I）。蚀刻层64和62形成自对准源极64a和漏极64b，两者分别重叠栅极34预选距离d′（图2I）;距离d′系选取得使S/D-G电容最小，同时仍然形成可容许的接触电阻。S/D金属化64可以在图2I所示的步骤之后再另行刻图未示出。或者不然的话金属化层64也可在淀积平面化层40（图2F）之前进行刻图，这按FET器件的应用来说是需要这样做的。
熟悉本技术领域的人士都不难理解，本发明并不局限于这里所述和所例举的具体实施例。除了本说明书所示和所述的之外，现在显然或完全有理由根据上述说明和附图提出各种不同的实施例和应用而不致脱离本发明的实质和范围。尽管本发明是就其最佳实施例在这里进行了详细的说明，但应该理解的是，该公开内容仅仅是对本发明的举例说明而已，仅仅是为了能全面地公开本发明的内容而已。因此，我们的意图是仅使本发明受到本说明书所附的权利要求书的精神实质和范围的限制。