串行数据传送装置 本发明涉及进行串行数据发送的串行数据传送装置，特别涉及通过总线与多个外部从机相连的串行数据传送装置。
图3是先有串行数据传送装置的结构图，在图中，31是CPU32和数据传送装置构成的主装置(主机)，CPU32包括16位单片微计算机的M31002，输出总线时钟BCLK。数据传送装置33包括传送时钟生成部34、控制部35、数据传送部36。37a-37n是通过总线381、382、383与传送时钟生成部34、控制部35、数据传送部36相连的多个外部从机。
发送时钟生成部34接收从CPU32来的总线时钟BCLK，用“n”将控制部35设定的总线时钟BCLK的分频值进行“n+1”分频，再进行二分频，生成传送时钟SCLKO。
图4是表示在数据传送装置33的控制部35将分频值设定为“3”时的发送时序的例子。
接着对操作进行说明。
如果主机开始操作的话，那么首先，CPU32输出总线时钟BCLK。如果在控制部35中设定的分频值例如为“3”，那么，接收该总线时钟BCLK的数据发送装置33的发送时钟生成部34就将总线时钟BCLK“3+1”分频，且二分频生成传送时钟SCLKO。
在该状态中，如果控制部35通过总线382接收来自多个外部从机37a～37n中任一的传送数据请求信号CST的话，则控制部35就从传送时钟生成部34和数据传送部36分别地输出传送时钟SCLKO和传送数据TXD。
在数据传送部36中包括计数器，每检测到传送时钟SCLK的脉冲上升沿(アサ-トエツジ)AG，就通过总线383将分成八位D7～D0地传送数据输出到外部从机37a～37n。各外部从机37a～37n接收到传送时钟SCLKO时，就由该传送时钟SCLKO的脉冲下降沿(ネゲ-トエツジ)NG锁存传送数据TXD。传送数据一位位从传送时钟SCLKO的上升沿AG到下一个上升沿AG输出，最末位在从传送时钟SCLKO的下降沿NG到保持期间成为HiZ状态。因此，HiZ状态在数据传送结束后释放总线381、382、383，其他目的在于能够利用总线。
先有的串行数据传送装置如以上所述来构成，因此，发送数据以1位1位地输出，但最末位的值从传送时钟SCLKO的下降沿NG开始只保持固定期间，因此，在多个外部从机间的数据保持值不同时，存在着必须增大调整在最需保持值的外部从机和控制部35中设定的总线时钟BCLK的分频值的问题。
本发明系为解决上述问题而做，其目的在于得到能够改变传送数据的最末位的保持期间的串行数据传送装置。
与本发明有关的串行数据传送装置包括保持期间确定部，它根据预设定的总线时钟的整数倍，确定传送数据最末位的保持期间。
图1是表示本发明的实施方案的串行数据传送装置的结构的概略图；
图2是表示图1所示串行数据传送装置的结构的概略图；
图3是表示先有串行数据传送装置的结构的概略图；
图4是先有串行数据传送装置的发送时序图。
下面说明本发明的一个实施方案。
图1是本发明的实施方案1的串行数据发送装置的结构图。在图中，1是由CPU2和数据传送装置3构成的主装置(主机)，CPU2包括16位单片微计算机的M31002，输出总线时钟BCLK。数据传送装置3包括传送数据时钟生成部4、控制部5、数据传送部6以及作为确定传送数据TXD的最末位保持期间的保持期间确定部的保持期间确定寄存器9。7a～7n是通过总线81、82、83与传送时钟生成部4、控制部5、数据传送部6相连的多个外部从机。
传送时钟生成部4从CPU2接收总线时钟BCLK，由“n”将在控制部5设定的分频值“n+1”分频，再二分频生成传送时钟SCLKO。
图2示出了在数据传送装置3的控制部5将总线时钟BCLK的分频值设定为“3”、在保持期间确定寄存器9中设定了总线时钟BCLK的整数倍m＝4时的发送时序的例子。因此，对保持期间确定寄存器9，根据CPU2从程序中读出的值自动进行总线时钟BCLK的整数倍设定，其他用外部设定装置(未图示)手动设定。
接着说明操作。
主机1开始操作时，首先，CPU2输出总线时钟BCLK。在控制部5中设定的分频值例如为“3”时，接收该总线时钟BCLK的数据传送装置3的传送时钟生成部4，“3+1”分频总线时钟BCLK，再进行二分频，生成传送时钟SCLKO。在该状态中，控制部5通过总线82从多个外部从机7a～7n接收传送数据请求信号CST时，就从传送时钟生成部4和数据传送部6分别输出传送时钟SCLKO和传送数据TXD。
数据传送部6包括计数器，每当检测到传送时钟CLKO的上升沿AG，就通过总线83将分成8位D1～D0的传送数据TXD输出到外部从机7a～7n。如果在各外部从机7a～7n接收传送时钟SCLKO的话，就由该传送时钟SCLKO的下降沿NG锁存传送数据TXD。传送数据一位位从传送时钟SCLKO的上升沿AG开始到下一上升沿AG为止输出，在最末位中，在保持期间确定寄存器9中设定的值“m”例如为4时，保持期间T从传送时钟SCLKO的下降沿NG变成4×总线时钟BCLK，在该保持期间T后，就成为用保持期间确定寄存器9的输出控制数据传送部6的HiZ状态。
如上所述，根据本实施方案1，只改变保持期间确定寄存器9的设定值，就能任意地设定传送数据TXD的最末位的保持区间，因此，在连接具有不同保持值的多个外部从机7a～7n时，就能够容易地对应。
如上所述，根据本发明，构成为包括用于根据预设定的总线时钟的整数倍、确定传送数据最末位的保持期间的保持期间确定寄存器那样的结构，因此，只改变保持期间确定寄存器的设定值就能任意地设定传送数据最末位的保持期间，在连接具有不同保持值的多个外部从机时，能够容易地对应。结果，在数据传送后，具有能够迅速地使总线变空、能够提高总线的利用效率的效果。