有源矩阵显示板 本发明涉及一种使用薄膜晶体管(TETs)的有源矩阵显示板。
图12示出了一个常规的有源矩阵显示板。在有源矩阵显示板12001中，正如已公开的、未经审查的日本专利申请1-289917中所公开的那样，一个源线驱动电路12002、一个门线驱动电路12003和一个象素矩阵12004被制作在同个基片上。
源线驱动电路12002具有一个移位寄存器12005和一个由TFTs构成的采样保持电路12006并且通过一根源线12007与象素矩阵12004相连接。
门线驱动电路12003具有一个移位寄存器12008和一个缓冲电路12009并且通过一根门线12010与象素矩阵12004相连接。
在象素矩阵12004中，象素12012形成在源线12007和门线12010交会处并且具有一个TFT12013和一个液晶元件12014。
图13示出了一个存储在记忆装置设备中，例如随机存取存储器(RAM)中的处理图象数据的系统，其随机存取存储器(RAM)是由微处理机用软件来操作的。这个系统具有一个液晶显示装置13001、一个数字信号/模拟信号转换电路(D/A转换电路)13002、一个图象数据记忆装置13003、一个包括一台微机(未示出)的图象处理系统13004、一个数据总线13005和一个地址总线13006。数字13007表示一个记忆装置控制信号，数字13008表示一个用于液晶显示装置13001和D/A转换电路13002的控制信号。
以下描述有关操作。图象处理的内容用C语言或其他语言编程，而后在系统13004中进行编译。按照该图图象处理，在数据总线13005上读出存储在记忆装置13003中的图象数据，而后由系统13004完成数据处理。经过DA转换电路13002将经过处理的图象数据存储在记忆装置13003中或显示在液晶显示装置13001上。因此，液晶显示装置13001仅具有用于显示图象数据的功能。
在常规的有源矩阵显示板中存在以下问题。
(1)阻碍显示装置和系统的微型化。
在常规上，如图12所示，由于有源矩阵显示板仅有一个用于驱动象素矩阵中的每个象素的电路，所以，为了利用显示电路，该象素电路，特别是图象处理系统，要从该有源矩阵显示板的外部来完成。近来，由于图象数据增加以及数据处理的复杂化，在外部进行处理的过程增加了，结果，数据处理量超过了微处理单元(MPU)的处理能力。因此，为了减少MPU的数据处理量，将一个专用的外部处理单元加到一个半导体集成电路中。然而，这增加了具有图象处理作用地图象显示装置的零件的数量并且阻碍系统的微型化。
(2)在显示板上存在未被使用的区域。
因为常规的有源矩阵显示板包括若干象素驱动电路、门线和源线，在显示板上存在未被使用的区域。如果在将一个外部零件设置在该区域，那么就可以通过有效地利用实际空间完成显示系统的微型化。
(3)阻碍用于完成图象处理的系统的高速运行。
为了控制象素，必须在系统中，而不是在显示板中，操纵MPU。然而，因为图象处理技术一年比一年复杂，因此软件变得复杂并且数量增加，而且MPU的数据处理时间和进出记忆装置的取数时间也增加。这是由于MPU要确保数据总线访问记忆装置。为了解决这个问题，利用专用的软件完成并行处理是非常有效的。然而，这样一来零部件的数量增加了。因此，要减少零部件的数量。这时，系统就不能高速运行，结果，MPU的处理时间就进一步增加。
本发明的目的是解决以上问题并提供一种具有很高的运行速度同时又微型化的有源矩阵显示板。
根据本发明，所提供了的有源矩阵显示板包括一个第一透明基底、一个被设置在与第一透明基底相对一面的第二透明基底和一个被设置在第一和第二透明基底之间的液晶材料，其中，第一透明基底包括一系列门线，一系列源线，一系列形成在所述门线和源线交会处形成的象素薄膜晶体管，由第一薄膜晶体管构成并与门线相连接的一个门线驱动电路，由第二薄膜晶体管构成并与源线相连接的源线驱动电路和由第三薄膜晶体管构成用于处理加到源线上的信号的一个处理电路。
所述处理电路至少具有以下单元之一：
(1)一种标准时钟脉冲发生器电路，该电路是由用硅膜形成的P型、N型或互补型MOS晶体管或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似类型的薄膜二极管构成的；
(2)一种记数器电路，该电路是由用硅膜形成的P型、N型或互补型MOS晶体管或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似类型的薄膜二极管构成的；
(3)一种除法器电路，该电路由用硅膜形成的P型、N型或互补型MOS晶体管或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似类型的薄膜二极管构成；
(4)一种用于将信号由外部传送到所述有源矩阵显示板的传送单元电路，该电路由用硅膜形成的P型、N型或互补型MOS晶体管或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似类型的薄膜二极管构成；
(5)一种用于将信号由所述有源矩阵显示板传送到外部的传送单元电路，该电路由用硅膜形成的P型、N型或互补型MOS晶体管或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似类型的薄膜二极管构成；
(6)一种用于将信号由所述有源矩阵显示板传送到外部并且信号由所述外部传送到所述有源矩阵显示板的传送单元电路，该电路由用硅膜形成的P型、N型或互补型MOS晶体管或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似类型的薄膜二极管构成。
在本发明的以上结构中，在读出控制条件下从一系列用于存储图像数据的记忆装置中读出图像数据而后加以处理，结果，经过处理的图象数据被传送给象素，以便在象素上显示图象数据。也就是说，在有源矩阵显示板中，象素被驱动，并且进一步可以完成处理，信号由有源矩阵显示板向外部的转移以及完成对记忆装置的控制。
因此，无需MPU的运行，可以直接使用一系列记忆装置处理图象数据并且在象素矩阵上加以显示，并且用于数据处理的零部件的数量可以减少。
图1示出了本发明的一个有源矩阵显示板实施例；
图2示出了该实施例的一个显示系统；
图3示出了一个掩膜加工算法的几个步骤；
图4A和4B示出了一些图象数据的例子；
图5示出了为了掩膜加工面对数据加权的算法的几个步骤；
图6示出了进行掩膜加工的象素范围；
图7示出了另一个实施例的显示系统；
图8和9示出了一个双向缓冲器；
图10示出了对于显示区域的一部分进行掩膜处理的一个例子；
图11示出了另一个实施例的一个有源矩阵显示板；
图12示出了一个常规的有源矩阵显示板；
图13示出了一个常规的数据处理系统。
[实施例1]
在该实施例中，对一种用于掩膜加工(降低图象噪声)的方法按实际的图象处理过程进行说明。掩膜加工需要修正图象，特别是当图象数据是由图象读出装置(例如手持式扫描仪)产生的情况下为了消除孤立点噪声，这种掩膜加工是必须的。
图1示出了实施例1的一个有源矩阵显示板，以下这些电路形成在同一块透明基底上。
在有源矩阵显示板1001中，具有若干条N-线的源线1002和具有若干条M-线的门线1003被按照矩阵形式设置，象素1004分别被连接到源线1002和门线1003的交会点上。因此，由于象素1004通过将N-象素在水平方向(X方向)布置而将M-象素在垂直方向(Y方向)布置被设置成NxM矩阵；所以象素1004之中一个所需要的信号就可以通过指定地址A(x，y)来确定。
源线1002通过采样保持电路1005被连接到源驱动器电路1024上。门线1003被连接到门驱动器电路1023的输出端。时钟线1006和启动线1007被连接到门驱动器电路1023的输入端。视频信号线1008被连接到采样保持电路1005的输入端，时钟信号线1009和启动线1010被连接到源驱动电路1024上。门驱动电路1023和源驱动电路1024是利用P-型、N-型或互补型MOS薄膜晶体管(TFT)或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似类型的薄膜二极管构成的。
在有源矩阵显示板1001中，还设置了一个用于指定打算进行掩膜加工的象素1004的地址的电路。通过一个标准时钟脉冲线1026，标准时钟脉冲发生电路1025的输出端被连接到用于计算X座标值的X座标计数器电路1011，一个用于计算y座标值的y座标计数器电路1012和一个用于产生时钟信号以便控制对外部记忆装置(未示出)的读和写的记忆装置控制电路1013上。计数器电路1011和1012的输出被顺序地连接到一个与地址保持电路1016，地址缓冲器1018和地址总线1019相连接的座标转换电路1015上并输出信号给一个外部控制部分(未示出)。记忆装置控制电路1013的输出端通过时钟缓冲器1027借助平均启动信号线1028上的一个信号被连接到有源矩阵显示板1001外部控制部分上。计数器电路1011和1012，记忆装置控制电路1013，座标转换电路1015和地址保持电路1016是利用P-型，N-型，或互补型MOS TFT或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似类型的薄膜二极管构成的。
在有源矩阵显示板1001中，还进一步设置了一个用于完成图像处理的数据处理电路1014。一个可以读写数据的输入输出控制电路1017，一条输入输出选择信号线1020，双向缓冲器1021和数据总线1022顺序地被连接到数据处理电路1014上，并且每一个单元都可以输入输出信号(数据)。数据总线1022被连接到有源矩阵显示板1001外部的外部控制部分。数据处理电路1014和输入输出控制电路1017是通过使用P-型、N-型或互补型MOS TFT或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似结构的薄膜二极管形成的。
图2示出了一个显示系统。用于存储图像数据的记忆装置2001和用于控制上述整个系统的微处理单元(MPU)2002被设置在有源矩阵显示板1001的外部。借助于地址总线1019将有源矩阵显示板1001和MPU 2002的输出端连接到记忆装置2001上。借助于数据总线1022，有源矩阵显示板1001的双向缓冲器1021，记忆装置2001和MPU 2001还可以输入和输出信号(数据)。数据总线1022被连接到D/A转换器2003上。D/A转换器2003通过视频信号线1008连接到有源矩阵显示板1001上。借助于记忆装置控制线2004将有源矩阵显示板1001连接到记忆装置2001和MPU2002上。还借助控制信号线2005将有源矩阵显示板1001连接到MPU 2002上。
图8和9示出了双向缓冲器的一些例子。在图8中，输出插头8001被连接到一个将一个P型晶体管8002的漏极与一个N型晶体管8003的源极相连的连接端点上。P型晶体管8002的门极被连接到NAND电路8004的输出端，而N型晶体管8003的门极被连接到NOR电路8005的输出端。NAND电路8004的输入端之一被连接到一个输入插头8009上，而NAND电路8004的另一个输入端被连接到一个倒相电路8006上。此外，NOR电路8005的输入端之一被连接到输入插头8009上，而NOR电路8005的另一个输入端被连接到倒相电路8007上。倒相电路8007的输出端被连接到倒相电路8006上。一个输出状态控制插头8008被连接到倒相电路8007上。
在图9中，双向插头9001被连接到三态缓冲器9002的一个输出端和输入缓冲器9003的一个输入端上。三态缓冲器9002被连接到一个输入插头9004和一个输入输出选择插头9005上。输入缓冲器9003被连接到一个输入插头9006上。
在掩膜加工过程中，当平均启动信号线1028上的信号是H(高)电平，即与标准时钟脉冲发生电路1025产生的时钟信号同步时，X-和Y-座标计数电路1011和1012顺序地由座标(2，2)数到座标(X，Y)。
当平均启动信号线1028上的信号是L(低)电平时，X-和Y-座标计数电路1011和1012终止座标计数，结果确定了座标(X，Y)。在座标转换电路1015中，象素1004的地A(x，y)是根据座标(X，Y)确定的。于是，在象素1004中地址A(x，y)的图象数据D(x，y)受到掩膜加工。
图3示出了用于掩膜加工的算法的步骤。由座标转换电路1015确定的地址A(x，y)被存储在地址保持电路1016中并同时通过地址缓冲器1018和地址总线1019输出给记忆装置2001。由MPU 2002从记忆装置2001读出图象数据D(x，y)并输出给数据处理电路1014。关于图象数据，使用灰度数据。
在图4A中，在象素1004中在地址A(x，y)周围产生8个地址A(x－1，y－1)，A(x，y－1)，A(x＋1，y－1)，A(x－1，y)，A(x＋1，y)，A(x－1，y＋1)，A(x，y＋1)和A(x＋1，y＋1)。因此，在图4B中，从记忆装置2001中顺序读出对应于这些地址A(x，y)的图象数据D(x－1，y－1)，D(x，y－1)，D(x＋1，y－1)，D(x－1，y)，D(x＋1，y)，D(x－1，y＋1)，D(x，y－1)和D(x＋1，y＋1)并输出给数据处理电路1014。在数据处理电路1014中，将这些图象数据D(x，y)顺序地相加。相加的结果除以对应于图象数据D总数的g，得到地址A(x，y)的平均图象数据D′(x，y)。
当从记忆装置控制电路1013经由地址缓冲器1018和地址总线1019输入一个写信号给记忆装置2001时，地址A(x，y)从地址保持电路1016被输入给记忆装置2001并加以存储。同时，经由数据总线1022将平均图象数据D′(x，y)从数据总线1014输入给记忆装置2001并加以存储。
如图6中所示，相应于地址A(2，2)至A(N－1，M－1)对于象素1004完成以上处理，以便对整个图象进行掩膜加工。
为了完成图3的算法，将记忆装置控制电路1013设定为读状态并且可以由输入输出控制电路1017改变双向缓冲器1021的输入和输出。
按照这种算法，图象数据D(x，y)被简单地平均。然而，可以对图象数据D(x，y)加权。图5示出了一个用于对图象数据D(x，y)加权以增强平均图象数据D′(x，y)的算法。
由座标转换电路1015确定的地址A(x，y)被存储在地址保持电路1016中并同时经过地址缓冲器1018和地址总线1019输出给记忆装置2001。图象数据D(x，y)由MPU 2002从记忆装置2001中读出并输出给数据处理电路1014。在数据处理电路1014中，通过将图象数据D(x，y)乘以对应于在后面将要相加的图象数据D(x，y)的总数的8得到加权的图象数据D(x，y)。
在图4A中，在象素1004中在地址A(x，y)周围产生8个地址A(x－1，y－1)，A(x，y－1)，A(x＋1，y－1)，A(x－1，y)，A(x＋1，y)，A(x－1，y＋1)，A(x，y＋1)和A(x＋1，y＋1)。因此，在图4B中，从记忆装置2001中顺序读出对应于这些地址A(x，y)的图象数据D(x－1，y－1)，D(x，y－1)，D(x＋1，y－1)，D(x－1，y)，D(x＋1，y)，D(x－1，y＋1)，D(x，y＋1)和D(x＋1，y＋1)并输出给数据处理电路1014。在数据处理电路1014中，将这些图象数据D(x，y)顺序地相加至加权图象数据D(x，y)。这个结果除以16，得到地址A(x，y)的平均图象数据D′(x，y)。
[实施例2]
在实施例1中，在有源矩阵显示板1001中只设置了一个外部记忆装置。在这种情况下，由于原始的图象数据被改写，所以掩膜加工的结果就不能被确认。因此，在实施例2中，在有源矩阵显示板1001外部设置了两个外部记忆装置，结果掩膜加工前后的图象数据都被存储。
图7示出了实施例2的一个显示系统。有源矩阵显示板的结构与实施例1相同。在有源矩阵显示板的外部设置了用于存储图象数据的两个记忆装置7001和7002以及一个用于控制整个系统的MPU7003。有源矩阵显示板1001和MPU7003的输出端通过地址总线1019连接到记忆装置7001和7002上。通过数据总线1022将有源矩阵显示板1001、记忆装置7001和7002以及MPU7003彼此相连，以便输入输出信号(数据)。数据总线1022通过视频信号线1008被连接到与有源矩阵显示板1001相连的一个D/A转换器7004上。记忆装置控制线7005与有源矩阵显示板1001、记忆装置7001和7002以及MPU7003彼此相连。通过控制信号线7006将有源矩阵显示板1001连接到MPU7003上。
在掩膜加工过程中，使用图3或5的算法。存储在记忆装置7001中的图象数据受到掩膜加工，并且而后将经过掩膜加工的图象数据存储在记忆装置7002中。
[实施例3]
在实施例1和2中，叙述了对于整个图象进行掩膜加工的例子。在实施例3中，为了进一步缩短处理时间，对于不必进行掩膜处理的区域不进行掩膜加工。
图11示出了该实施例的一个有源矩阵显示板。有源矩阵显示板的结构除去用于指定象素地址的电路之外与图1所示结构相同。在图11中，x方向掩膜加工起始/终止信号线11001、Y方向掩膜加工起始/终止信号线11002和掩膜加工启动信号线11003被连接到一个减法电路11004上。减法电路11004的输出端被到X和Y座标计数电路1011和1012以及座标转换电路1015上。减法电路11004和座标值发生电路11005是由P型，N型或互补型MOS TFT或MIM(金属-绝缘体金属)、NIN、PIP、PIN、NIP或类似类型的薄膜二极管形成的。
类似实施例1，有源矩阵显示板具有NxM个象素(N是x方向的象素数，而M是Y方向象素数)。在下列符号i、j，k和l中，设定关系1＜i、k＜N、l＜j以及l＜M。
在掩膜加工过程中，将掩膜加工启动信号由掩膜加工信号线11003输入给减法电路11004。将经过掩膜加工的起始座标(i，j)和终止座标(k，l)从X和Y方向掩膜加工起始/终止信号线11001和11002输入给减法电路11004。在减法电路11004中，计算出x方向计数器最终结果值(p＝k－l＋1)和Y方向计数器最终结果值(q＝l－j＋1)，结果利用p值重新设定X座标计数电路1011的计数值和利用q值重新设定Y座标计数电路1012的计数值，从而完成控制作用。因此，X座标计数电路1011是p编码(包括二进位，十进位或类似进位)计数电路，而Y座标计数电路1012是q编码(包括二进位，十进位或类似进位)计数电路。
在座标发生电路11005中，计算地址(i＋X座标计数值，j＋Y座标计数值)，以便发生表示待进行掩膜加工的区域的地址A(x，y)。执行实施例1的算法是针对相应于所发生的地址A(x，y)，结果，在象素1004中只对图10的区域进行掩膜加工。
在该实施例中，为了在掩膜加工前后存储图象数据，如实施例2所示，可以设置两个或多个记忆装置。
如上所述，在由TFTs或类似器件构成的有源矩阵显示板中，利用本发明可以在同一块基片上用TFTs或类似器件形成具有诸如数据处理这样的逻辑功能的电路。因此，无需增加MPU的处理时间就可以高速地进行诸如消除噪声这样的图象处理。此外，还可以实现系统的微型化。