数据传输设备 技术领域
根据权利要求书1的上位概念，本发明涉及了数据传输设备。
背景技术
在开头所提到这类数据传输设备如今在许多电器中得到应用。例如：不同电器控制器之间的数据交换正具有越来越重要的作用。
关于运行程序和功能以及关于仪器自身或是关于仪器即时状态的信息应该可以在每一时刻、被每一项仪器完全检测掌握并在仪器之间得以交换。因此，这些仪器需要被装配用于数据交换的人工智能和相应的仪器接口直至最低的功能层面。
在低成本领域，串行数据传输设备品种优先得到应用。它具备一项优势，即，和进行的同等的数据传输比较，它使用更少的信号传输导线，为了将所需的硬件耗损尽量保持在低的水平，数据传输应同步进行。
在两个参与部分之间进行串行同步数据传输至少需要一根用于双向传送的数据线和一根时钟信号或两根用于单向传送的数据线和一根时钟信号线。在这里特别重要的是用以控制各参与部分之间整个信号流的时钟信号线。其时钟信号由一台主机产生。一台与主机接通的辅机必须适应所给出的时钟频率。
用于这类串行同步数据传输的著名接口有：I2C(菲利浦Philips)，SPI(摩托罗拉Motorola)和Microwire(国际半导体集团National Semiconductor)等。这些接口通常被用于一台仪器中不同组件之间的数据传输。
如果需要在各个仪器之间实现这样的串行同步数据传输，则用于应对可能出现的干扰信号地措施必须被事先予以考虑。特别为了保护时钟信号线免受干扰影响，通常情况下，包括过滤和屏蔽方式的硬件排除干扰措施也会被事先考虑。在一些情况下，抗干扰性可以通过附加的软件排除干扰措施获得支持。这类软件排除干扰措施一般通过对输入信息的反复读取来加以实现。为此，信息将以约5至20微秒(干扰影响平均持续时间)为时间间隔被重复读取，并通过多数决定原则(多数情况下被读到的信号将被确认为是正确的信号)被进行测评。通过这种排除干扰方式来提高抗干扰性，其读取过程所占的比例将被提高。
硬件排除干扰的缺点是对硬件有较高的损耗。此外，仅仅依靠数字软件除干扰措施是不够的，这是因为只有产生时钟信号的主机能够通过滞延或中止时钟信号的发送而获得所需的(检测)时间，从而实现重复的读取过程。
发明内容
本发明基于这一任务，即设计一种可以通过简单的手段使串行数据传递中抗干扰性获得显著提高的数据传输设备。
按开头所提到的这种数据传输设备，其任务将被通过对无关要求的具有特征的标记而完成，而对于有关要求则可以获得这项发明所进行的有益的进一步改进。
按此项发明，辅机通过附加的回复讯号线为主机提供如下信息，它已收到被传递过来的数据并且对数据的加工处理和相应的排除干扰措施已经被关闭。主机在没有收到辅机的回复信号之前不会重新启动，直到辅机收到回复信号才会启动。通过发明的这项设计，辅机也具备了为足够长的被接收信号排除干扰的可能。
这次发明进一步的细节和优点将在下面的以图表形式进行阐述的运行输出范例中得以表示。
附图的简要说明图表1：数据传输设备——由一台主机和一台辅机组成——按照发明以图表形式说明；以及图表2：按照图表1的两个参与部分的串行同步数据传输的过程说明。
具体实施方式
图表1表示由主机2和辅机4组成的设备布局，两台仪器为了完成其数据传输接口，即主接口22和辅接口24之间的数据交换而被互相连接起来。为了达到交换的目的，两台仪器配置了自己的计算单元(例如微处理器或控制器)形式的人工智能。
在一种优先运行模式中至少有一根数据传输线(数据输出线Data-Out)用于从主机到辅机2，4的数据传输，一根数据传输线(数据输入线Data-In)用于从辅机到主机4，2的数据传输，一根时钟信号线(CLOCK)和按发明布置的回复信号线(READY)用于从辅机到主机的回复信号发送。主、辅机2，4的接口设置了相应的连接头，在所演示的运行范例中，主机2的信号入口被特别倒置。如果只有一根数据传输线或只有一个数据传输连接头，它也必须适用于双向的传送。在展示的运行范例中有两根数据传输线(数据输出线Data-Out，数据输入线Data-In)。这里涉及到用于单向传送的数据传输线；我们不希望看到的两个参与部分之间的同时数据发送过程中的数据重叠可以这样被排除。通过发明的一根回复信号线(READY)的设置，辅机4自此可以为主机2提供如下信息，即接收到数据的处理和检测(借助排除干扰措施，如多次读取和紧接的几个决定原则)已被关闭，并且辅机4自此可以进行进一步的数据接收。在主机2接收到辅机4的READY信号回复之前，它不会启动新的运行流程(有运行中的辅机4的参与)。以这种方式，辅机4也可以在一段足够长的时间内为信号排除干扰。
以下是对按图表2进行的对主、辅机2，4之间进行的串行同步交流的传送作解释。
在之后的描述及图表2中，各种信号将和主、辅机的多个接口联接标记一起被标出，主机的信号：N-DOUT，N-CLOCK，N-DIN，N-READY在演示和描述的运行范例中属于否定取反信号(低活动性aktiv low)。 时间点 主机 辅机 1将第一个发送比特(SBit1)置于N-DOUT线，从而开始数据交换(第一循环) 2在主，辅机相应的传送时延Tms后收到发送比特(SBit1)作为输入数据(DATAIN)的信号 3在必要的时钟信号时延Tdc后激活N-CLOCK 4在传输时间Tms后辅机从时钟线上收到一个打断信号。它之后采取如下措施：a)将第一个收到比特(SBit1)置于DATAOUTb)在进行排除干扰(多次读取和比较)的同时从DATAIN读取发送比特1(SBit1)。如必要则将延长除干扰过程，如此将导致回复信号时延(Tdr)的延长。 5在主辅机传输时延Tsm后收到比特1(RBit1)。 6在必要的Tdr时延后激活启动RDY 7在传输时延Tsm后收到N-READY信号并且：a)激活N-CLOCK信号b)将下一发送比特(S-Bit)置于N-DOUT(开始新一轮循环)c)在进行排除干扰(多次读取和比较)的同时从N-DIN线读取收到比特1(RBit)。如必要则将延长除干扰过程，如此将导致时钟信号时延(Tdc)的延长。 时间点 主机 辅机 8在相应的主辅机传输时延(Tms)后收到发送比特2(S-Bit2)作为数据输入(DATAIN)，同时收到去活的CLK信号；随即也去活RDY。 9在必要的时钟信号时延(Tdc)(可以因除干扰读取而被延长)后激活N-CLOCK信号 10N-READY在传输时延Tsm后被去活 11在传输时延Tms后收到激活的CLK信号并且：a)将下一收到字节(R-Bit)发送至DATAOUT在排除干扰(多次读取和比较)的同时，从DATAIN线读取发送比特(S-Bit)，如必要则将延长除干扰过程，如此将导致回复信号时延(Tdr)的延长。 12在传输时延Tsm后收到完成比特(RBit) 13在必要的Ready-时延Tdr(可以因除干扰读取而被延长)后激活RDY 14在传输时延Tsm后收到N-READY信号并且：a)去活N-CLOCK信号b)将下一发送比特(S-Bit)发送至N-DOUT线(开始下一轮循环)c)在进行排除干扰的同时...... ...步骤7至13被一直重复进行直至倒数第二个循环。在些过程中，比特2..n-1被转输 15将最后一个发送比特(SBit n)输送至N-DOUT线，从而开始最后一个循环。去活N-CLOCK并在进行排除干扰的同时读取收到比特n-1(Rbit n-1) 时间点 主机 辅机 16在相应的主一辅机时延Tms后从DATAIN收到发送比特n(S-Bitn)，并收到去活的CLK信号；随即也将去活RDY 17在必要的时钟信号时延Tdc(可以因除干扰读取而被延长)后激活N-CLOCK 18N-READY在传输时延Tsm后被去活 19在传输时延Tms后收到激活的CLK信号并且：a)将最后一个收到比特n(RBitn)置于DATAOUTb)在进行排除干扰(多次读取和比较)的同时，从DATAIN线读取最后一个发送比特n(S-Bitn)。如必要则将延长除干扰时间，如此将导致回复信号时延(Tdr)的延长。 20在传输时延Tsm后收到收到比特n(Rbit n) 21在必要的Ready时延Tdr(可以因除干扰读取而被延长)后激活RDY 22在传输时延Tsm后收到READY信号并且：a)将N-DOUT线调至静置水平(“高端”`high`)c)在进行排除干扰(多次读取和比较)的同时从N-DIN线读取收到比特1(R-Bit1)。如必要则将延长除干扰过程，如此将导致主机时钟信号时延(Tdc)的延长(IN-CLOCK尚未被去活) 23DATAIN在传输时延Tms后被去活(“低端”`low`) 24CLOCK在完成对收到字节n(RBITn)的读取后被去活；辅机(Slave)由此获得收到字节n(RBITn)读取过程结束的信息；在这种情况下，主机时钟信号时延仅仅覆盖除干扰读取时间，因而较其它情况下更短 25CLK在传输时延Tms后被去活，RDY此后被去活，而DATAOUT线被设置为自由状态(“低端”`low`) 26在传输时延Tsm后，N-READY被去活，而N-DIN被设置为自由状态(“高端”`high`)主机(Master)现在可以开始一份新的电信传送。Tdc：主机时钟信号时延Tdr：辅机RDY回复信号时延Tms：主机至辅机数据传输信号时延Tsm：辅机至主机数据传输信号时延
上述发明并不仅仅局限于上面所描述的运行模式，从这一发明意义上来说，它涉及了所有动作方式与之相同的运行模式。这次发明可以进一步包括一台装有一个辅接口24的辅机4和一个对应的计算单元(微处理器或控制器)，而接口24带有一个回复信号传输连接头(RDY)，这样，在数据读取过程结束后，在辅接口的回复信号传输连接头(RDY)上可以产生一个用以提供给主机的回复信号。这项发明也可以再进一步包括一台装有一个主接口22的主机2和一个对应的计算单元，而接口22带有一个回复信号传输连接头(N-READY)，这样，在一收到辅机4的回复信号后，写入辅机4的过程就可以开始。