LDO电路.pdf

本发明公开了一种LDO电路,包括：过冲抑制电路和LDO主体电路；过冲抑制电路包括电流比较器、第二PMOS管、第一电阻、第一电容和第三PMOS管；电流比较器对LDO主体电路的差分放大器的尾电流和第一有源负载的镜像电流进行比较，在上电过程中，利用尾电流早于第一有源负载的电流建立的特点使电流比较器输出一低电平并使第二PMOS管导通，第二PMOS管导通后对第一电容进行充电，使第三PMOS管的栅极电压滞后于电源电压的上升从而使第三PMOS管导通，第三PMOS管导通使得LDO主体电路输出端的第一PMOS管的栅极电压跟随电源电压变化，从而消除在上电过程中LDO输出电压产生过冲。

权利要求书
1.  一种LDO电路,其特征在于,包括：过冲抑制电路和LDO主体电路；
所述LDO主体电路包括差分放大器、第一PMOS管和串联电阻；所述差分放大器的第一输入端连接参考电压、第二输入端连接反馈电压、输出端连接到所述第一PMOS管的栅极，所述第一PMOS管的源极连接电源电压，所述串联电阻连接在所述第一PMOS管的漏极和地之间，由所述第一PMOS管的漏极输出LDO输出电压，所述串联电阻的对所述LDO输出电压分压后得到所述反馈电压；
所述差分放大器包括两个互为镜像的第一有源负载和第二有源负载，所述差分放大器还包括尾电流；
所述过冲抑制电路包括电流比较器、第二PMOS管、第一电阻、第一电容和第三PMOS管；
所述第二PMOS管的源极接电源电压，所述第二PMOS管的漏极连接所述第一电阻第一端，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端接地，所述第二PMOS管的栅极连接所述电流比较器的输出端；
所述第三PMOS管的栅极连接所述第一电容的第一端，所述第三PMOS管的源极接电源电压，所述第三PMOS管的漏极连接到所述第一PMOS管的栅极，令所述第一PMOS管的栅极的连接点为第一节点；
所述电流比较器对所述尾电流的镜像电流和所述第一有源负载的镜像电流进行比较；
在上电过程中，利用所述尾电流建立早于所述第一有源负载的电流建立的特点使所述电流比较器输出一低电平并使所述第二PMOS管导通，所述第二PMOS管导通后对所述第一电容进行充电，所述第一电容的充电使所述第三PMOS管的栅极电压滞后于所述电源电压的上升从而使所述第三PMOS管导通，所述第三PMOS管导通使得所述第一节点的电压跟随所述电源电压变化从而所述第一节点电压的上升速率和所述电源电压的上升速率保持一致，从而消除在上电过程中所述第一节点电压较低而使所述LDO输出电压产生过冲；
上电结束后，所述第一电容充电到所述电源电压的大小而使所述第三PMOS管断开。

2.  如权利要求1所述的LDO电路,其特征在于：所述过冲抑制电路还包括第一NMOS 管，所述第一NMOS管的栅极连接所述电流比较器的输出端，所述第一NMOS管的漏极连接所述第一电容的第一端，所述第一NMOS管的源极接地；
当所述LDO输出电压产生过冲时，所述反馈电压会增加并使所述第一有源负载的电流增加，所述第一有源负载的电流增加使所述电流比较器的所述第一有源负载的镜像电流大于所述尾电流的镜像电流从而使所述电流比较器输出一高电平使所述第一NMOS管导通，所述第一NMOS管导通后对所述第一电容进行放电从而使所述第三PMOS管导通，所述第三PMOS管导通使得所述第一节点的电压增加，所述第一节点的电压增加使得所述第一PMOS管的电流减小从而使得所述LDO输出电压减小。

3.  如权利要求1或2所述的LDO电路,其特征在于：在所述第一电容的第一端和所述第三PMOS管的栅极之间还串联有偶数个反相器。

4.  如权利要求1或2所述的LDO电路,其特征在于：所述LDO主体电路还包括串联于所述第一PMOS管的栅极和漏极之间的补偿电阻和补偿电容。

5.  如权利要求1所述的LDO电路,其特征在于：所述差分放大器包括由第二NMOS管和第三NMOS管组成的差分放大器主体电路，所述第二NMOS管的源极和所述第三NMOS管的源极连接在一起并连接所述尾电流；
所述第二NMOS管的栅极为第二输入端，所述第三NMOS管的栅极为第一输入端；
所述第一有源负载连接在所述第二NMOS管的漏极和电源电压之间，所述第二有源负载连接在所述第三NMOS管的漏极和电源电压之间；
所述第三NMOS管的漏极为所述差分放大器的输出端。

6.  如权利要求5所述的LDO电路,其特征在于：所述尾电流由第四NMOS管和第五NMOS管组成的镜像电路提供，所述第四NMOS管的源极和所述第五NMOS管的源极都接地，所述第五NMOS管的漏极连接到所述第二NMOS管的源极；所述第五NMOS管的栅极连接所述第四NMOS管的漏极和栅极，所述第四NMOS管的漏极输入电流源，通过所述第四NMOS管和所述第五NMOS管的镜像在所述第五NMOS管中形成所述尾电流。

7.  如权利要求5所述的LDO电路,其特征在于：所述第一有源负载由第四PMOS管组成，所述第二有源负载由第五PMOS管组成，所述第四PMOS管的源极和所述第五PMOS管的源极都接电源电压，所述第五PMOS管的栅极和所述第四PMOS管的栅极和漏极都连接所述第二NMOS管的漏极；所述第五PMOS管的漏极连接所述第三NMOS管的漏极。

8.  如权利要求6所述的LDO电路,其特征在于：所述电流比较器的所述尾电流的镜像电流由第六NMOS管提供，所述第六NMOS管的源极接地，所述第六NMOS管的栅极连接所述第四NMOS管的栅极，所述第六NMOS管的漏极连接到所述电流比较器所包括的所述第一有源负载的镜像电流。

9.  如权利要求7所述的LDO电路,其特征在于：所述电流比较器的所述第一有源负载的镜像电流由第六PMOS管提供，所述第六PMOS管的源极接电源电压，所述第六PMOS管的栅极连接所述第四PMOS管的栅极，所述第六PMOS管的漏极连接到所述电流比较器所包括的所述尾电流的镜像电流。

说明书LDO电路
技术领域
本发明涉及一种半导体集成电路制造，特别是涉及一种低压差线性稳压器(LDO)电路。
背景技术
如图1所示，是现有LDO电路图；现有LDO电路包括一个差分放大器、PMOS管PM2和有电阻R0和R1组成的电阻串，差分放大器的一个输入端连接参考电压VREF，另一个输入端连接由电阻串对LDO输出电压V_LDO分压后形成的反馈电压VFD，PMOS管PM2的漏极输出LDO输出电压V_LDO,PMOS管PM2的源极连接电源电压VCC。图1中所示的差分放大器包括由NMOS管NM0和NM1组成的差分放大器主体电路，由PMOS管PM0和PM1组成的有源负载电路，以及由NMOS管NMirr0和NMirr1组成的镜像电路，NMOS管NMirr0的漏极输入电流源IB，NMOS管NMirr1提供尾电流；在PMOS管PM2的栅极和漏极之间还串联有补偿电阻Rc和补偿电容Cc。节点NB为NMOS管NMirr0和NMirr1的栅极连接点，节点PB为PMOS管PM0和PM1的栅极连接点，节点PG为PMOS管PM2的栅极连接点。
图1所示的电路结构的缺点是在上电启动时LDO输出电压V_LDO会产生过冲，而LDO输出电压V_LDO一般连接到低压器件，过冲的LDO输出电压V_LDO会对后续的低压器件产生如击穿等不利影响。
发明内容
本发明所要解决的技术问题是提供一种LDO电路，能消除LDO输出电压上电过冲，能抑制LDO输出电压过冲。
为解决上述技术问题，本发明提供的LDO电路包括过冲抑制电路和LDO主体电路。
所述LDO主体电路包括差分放大器、第一PMOS管和串联电阻；所述差分放大器的第一输入端连接参考电压、第二输入端连接反馈电压、输出端连接到所述第一PMOS管的栅极，所述第一PMOS管的源极连接电源电压，所述串联电阻连接在所述第一PMOS管的漏极和地之间，由所述第一PMOS管的漏极输出LDO输出电压，所述串联电阻的对所述LDO输出电压分压后得到所述反馈电压。
所述差分放大器包括两个互为镜像的第一有源负载和第二有源负载，所述差分放 大器还包括尾电流。
所述过冲抑制电路包括电流比较器、第二PMOS管、第一电阻、第一电容和第三PMOS管。
所述第二PMOS管的源极接电源电压，所述第二PMOS管的漏极连接所述第一电阻第一端，所述第一电容的第一端连接所述第一电阻的第二端，所述第一电容的第二端接地，所述第二PMOS管的栅极连接所述电流比较器的输出端。
所述第三PMOS管的栅极连接所述第一电容的第一端，所述第三PMOS管的源极接电源电压，所述第三PMOS管的漏极连接到所述第一PMOS管的栅极，令所述第一PMOS管的栅极的连接点为第一节点。
所述电流比较器对所述尾电流的镜像电流和所述第一有源负载的镜像电流进行比较。
在上电过程中，利用所述尾电流建立早于所述第一有源负载的电流建立的特点使所述电流比较器输出一低电平并使所述第二PMOS管导通，所述第二PMOS管导通后对所述第一电容进行充电，所述第一电容的充电使所述第三PMOS管的栅极电压滞后于所述电源电压的上升从而使所述第三PMOS管导通，所述第三PMOS管导通使得所述第一节点的电压跟随所述电源电压变化从而所述第一节点电压的上升速率和所述电源电压的上升速率保持一致，从而消除在上电过程中所述第一节点电压较低而使所述LDO输出电压产生过冲。
上电结束后，所述第一电容充电到所述电源电压的大小而使所述第三PMOS管断开。
进一步的改进是，所述过冲抑制电路还包括第一NMOS管，所述第一NMOS管的栅极连接所述电流比较器的输出端，所述第一NMOS管的漏极连接所述第一电容的第一端，所述第一NMOS管的源极接地。
当所述LDO输出电压产生过冲时，所述反馈电压会增加并使所述第一有源负载的电流增加，所述第一有源负载的电流增加使所述电流比较器的所述第一有源负载的镜像电流大于所述尾电流的镜像电流从而使所述电流比较器输出一高电平使所述第一NMOS管导通，所述第一NMOS管导通后对所述第一电容进行放电从而使所述第三PMOS管导通，所述第三PMOS管导通使得所述第一节点的电压增加，所述第一节点的电压增加使得所述第一PMOS管的电流减小从而使得所述LDO输出电压减小。
进一步的改进是，在所述第一电容的第一端和所述第三PMOS管的栅极之间还串联有偶数个反相器。
进一步的改进是，所述LDO主体电路还包括串联于所述第一PMOS管的栅极和漏极之间的补偿电阻和补偿电容。
进一步的改进是，所述差分放大器包括由第二NMOS管和第三NMOS管组成的差分放大器主体电路，所述第二NMOS管的源极和所述第三NMOS管的源极连接在一起并连接所述尾电流。
所述第二NMOS管的栅极为第二输入端，所述第三NMOS管的栅极为第一输入端。
所述第一有源负载连接在所述第二NMOS管的漏极和电源电压之间，所述第二有源负载连接在所述第三NMOS管的漏极和电源电压之间。
所述第三NMOS管的漏极为所述差分放大器的输出端。
进一步的改进是，所述尾电流由第四NMOS管和第五NMOS管组成的镜像电路提供，所述第四NMOS管的源极和所述第五NMOS管的源极都接地，所述第五NMOS管的漏极连接到所述第二NMOS管的源极；所述第五NMOS管的栅极连接所述第四NMOS管的漏极和栅极，所述第四NMOS管的漏极输入电流源，通过所述第四NMOS管和所述第五NMOS管的镜像在所述第五NMOS管中形成所述尾电流。
进一步的改进是，所述第一有源负载由第四PMOS管组成，所述第二有源负载由第五PMOS管组成，所述第四PMOS管的源极和所述第五PMOS管的源极都接电源电压，所述第五PMOS管的栅极和所述第四PMOS管的栅极和漏极都连接所述第二NMOS管的漏极；所述第五PMOS管的漏极连接所述第三NMOS管的漏极。
进一步的改进是，所述电流比较器的所述尾电流的镜像电流由第六NMOS管提供，所述第六NMOS管的源极接地，所述第六NMOS管的栅极连接所述第四NMOS管的栅极，所述第六NMOS管的漏极连接到所述电流比较器所包括的所述第一有源负载的镜像电流。
进一步的改进是，所述电流比较器的所述第一有源负载的镜像电流由第六PMOS管提供，所述第六PMOS管的源极接电源电压，所述第六PMOS管的栅极连接所述第四PMOS管的栅极，所述第六PMOS管的漏极连接到所述电流比较器所包括的所述尾电流的镜像电流。
本发明通过设置过冲抑制电路，过冲抑制电路的电流比较器能够对差分放大器的 尾电流的镜像电流和第一有源负载的镜像电流进行比较，由于上电过程中第一有源负载的稳定需要在反馈形成的环路稳定之后才能稳定，而尾电流和环路无关，所以上电过程中尾电流能够比第一有源负载的更快的稳定；本发明通过利用尾电流建立早于第一有源负载的电流建立的特点使电流比较器输出一低电平，通过低电平控制第二PMOS管导通，并通过第二PMOS管导通后对第一电容进行充电，所以第一电容的电压会滞后于电源电压的上升速率；而第一电容的充电电压为第三PMOS管的栅极电压，故能使上电过程中使第三PMOS管的栅极电压滞后于电源电压的上升从而使第三PMOS管导通，第三PMOS管导通使得第一PMOS管的栅极即第一节点的电压跟随电源电压变化从而第一节点电压的上升速率和电源电压的上升速率保持一致，从而消除在上电过程中第一节点电压较低而使LDO输出电压产生过冲。
另外，本发明在上电结束后，第一电容充电到电源电压会使第三PMOS管断开，使得第一节点的电压由环路本身确定。
另外，本发明通过再设置一个第一NMOS管，能够在任何过程中产生LDO输出电压产生过冲时，通过反馈电压使第一有源负载的电流增加，通过电流比较器对第一有源负载和尾电流的镜像电流的比较会形成一个高电平，通过高电平使第一NMOS管导通，通过导通后的第一NMOS管对第一电容进行放电从而使第三PMOS管导通，这会使得第一节点的电压增加，最后使得第一PMOS管的电流减小从而使得LDO输出电压减小，所以本发明能抑制LDO输出电压过冲。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有LDO电路图；
图2是本发明第一实施例LDO电路图；
图3是本发明第二实施例LDO电路图；
图4是本发明较佳实施例LDO电路图；
图5是图4所示的本发明较佳实施例LDO电路和图1所示的现有电路的启动的仿真曲线比较图。
具体实施方式
首先回顾如图1所示的现有LDO电路图；申请人对图1所示的电路所存在的技术问题做了如下分析，图1所示的电路只所以会在上电过程中产生LDO输出电压过冲， 是因为反馈环路的稳定需要一定的时间，也即节点PG和节点PB到达稳定值需要一定的时间，节点PG是通过PMOS管PM1的流出的电流对补偿电容Cc的充电实现增加的，在上电过程中PMOS管PM1电流较小，所以对补偿电容Cc的充电电流较小，使得节点PG在上电过程中上升速率要小于电源电压VCC的上升速率，所以PMOS管PM2的源栅电压在上电过程中会保持一个较大值使PMOS管PM2产生较大电流，PMOS管PM2的较大电流使得流过电阻R0和R1之后形成较大的LDO输出电压V_LDO，也即LDO输出电压V_LDO产生过冲。
如图2所示，是本发明第一实施例LDO电路图；本发明第一实施例LDO电路包括过冲抑制电路102和LDO主体电路101。
所述LDO主体电路101包括差分放大器1、第一PMOS管PM101和串联电阻2；所述差分放大器1的第一输入端连接参考电压VREF、第二输入端连接反馈电压VFD、输出端连接到所述第一PMOS管PM101的栅极，所述第一PMOS管PM101的源极连接电源电压VCC，所述串联电阻2连接在所述第一PMOS管PM101的漏极和地GND之间，由所述第一PMOS管PM101的漏极输出LDO输出电压V_LDO，所述串联电阻2的对所述LDO输出电压V_LDO分压后得到所述反馈电压VFD。
所述差分放大器1包括两个互为镜像的第一有源负载1a和第二有源负载(未示出)，所述差分放大器1还包括尾电流1b。
所述过冲抑制电路102包括电流比较器3、第二PMOS管PM102、第一电阻R101、第一电容C101和第三PMOS管PM103。
所述第二PMOS管PM102的源极接电源电压VCC，所述第二PMOS管PM102的漏极连接所述第一电阻R101第一端，所述第一电容C101的第一端连接所述第一电阻R101的第二端，所述第一电容C101的第二端接地GND，所述第二PMOS管PM102的栅极连接所述电流比较器3的输出端。
所述第三PMOS管PM103的栅极连接所述第一电容C101的第一端，所述第三PMOS管PM103的源极接电源电压VCC，所述第三PMOS管PM103的漏极连接到所述第一PMOS管PM101的栅极，令所述第一PMOS管PM101的栅极的连接点为第一节点PG。
所述电流比较器3对所述尾电流1b的镜像电流和所述第一有源负载1a的镜像电流进行比较。
在上电过程中，利用所述尾电流1b建立早于所述第一有源负载1a的电流建立的 特点使所述电流比较器3输出一低电平并使所述第二PMOS管PM102导通，所述第二PMOS管PM102导通后对所述第一电容C101进行充电，所述第一电容C101的充电使所述第三PMOS管PM103的栅极电压滞后于所述电源电压VCC的上升即会使所述PMOS管PM103的源极电压上升速率大于栅极电压上述速率，从而使所述第三PMOS管PM103导通，所述第三PMOS管PM103导通使得所述第一节点PG的电压跟随所述电源电压VCC变化从而所述第一节点PG电压的上升速率和所述电源电压VCC的上升速率保持一致，从而消除在上电过程中所述第一节点PG电压较低而使所述LDO输出电压V_LDO产生过冲。
上电结束后，所述第一电容C101充电到所述电源电压VCC的大小而使所述第三PMOS管PM103断开。
进一步的改进是，在所述第一电容C101的第一端和所述第三PMOS管PM103的栅极之间还串联有偶数个反相器，图2中显示了2个反相器分别为反相器INV0和INV1。所述LDO主体电路101还包括串联于所述第一PMOS管PM101的栅极和漏极之间的补偿电阻R102和补偿电容C102。
如图3所示，是本发明第二实施例LDO电路图；本发明第二实施例和本发明第一实施例的区别之处为：本发明第二实施例LDO电路的所述过冲抑制电路102还包括第一NMOS管NM101，所述第一NMOS管NM101的栅极连接所述电流比较器3的输出端，所述第一NMOS管NM101的漏极连接所述第一电容C101的第一端，所述第一NMOS管NM101的源极接地GND。
当所述LDO输出电压V_LDO产生过冲时，所述反馈电压VFD会增加并使所述第一有源负载1a的电流增加，所述第一有源负载1a的电流增加使所述电流比较器3的所述第一有源负载1a的镜像电流大于所述尾电流1b的镜像电流从而使所述电流比较器3输出一高电平使所述第一NMOS管NM101导通，所述第一NMOS管NM101导通后对所述第一电容C101进行放电从而使所述第三PMOS管PM103导通，所述第三PMOS管PM103导通使得所述第一节点PG的电压增加，所述第一节点PG的电压增加使得所述第一PMOS管PM101的电流减小从而使得所述LDO输出电压V_LDO减小。所以，增加所述第一NMOS管NM101后，在任何时候出现所述LDO输出电压V_LDO产生过冲时都能使所述LDO输出电压V_LDO减小，从而能抑制LDO输出电压V_LDO过冲。
如图4所示，是本发明较佳实施例LDO电路图；本发明较佳实施例LDO电路是在 本发明第二实施例的基础上做了进一步的改进，还包括如下结构：
所述差分放大器1包括由第二NMOS管NM102和第三NMOS管NM103组成的差分放大器1主体电路，所述第二NMOS管NM102的源极和所述第三NMOS管NM103的源极连接在一起并连接所述尾电流1b。
所述第二NMOS管NM102的栅极为第二输入端，所述第三NMOS管NM103的栅极为第一输入端。
所述第一有源负载1a连接在所述第二NMOS管NM102的漏极和电源电压VCC之间，所述第二有源负载连接在所述第三NMOS管NM103的漏极和电源电压VCC之间。
所述第三NMOS管NM103的漏极为所述差分放大器1的输出端。
所述尾电流1b由第四NMOS管NM104和第五NMOS管NM105组成的镜像电路提供，所述第四NMOS管NM104的源极和所述第五NMOS管NM105的源极都接地GND，所述第五NMOS管NM105的漏极连接到所述第二NMOS管NM102的源极；所述第五NMOS管NM105的栅极连接所述第四NMOS管NM104的漏极和栅极，所述第四NMOS管NM104的漏极输入电流源IB，通过所述第四NMOS管NM104和所述第五NMOS管NM105的镜像在所述第五NMOS管NM105中形成所述尾电流1b。
所述第一有源负载1a由第四PMOS管PM104组成，所述第二有源负载由第五PMOS管PM105组成，所述第四PMOS管PM104的源极和所述第五PMOS管PM105的源极都接电源电压VCC，所述第五PMOS管PM105的栅极和所述第四PMOS管PM104的栅极和漏极都连接所述第二NMOS管NM102的漏极；所述第五PMOS管PM105的漏极连接所述第三NMOS管NM103的漏极。
所述电流比较器3的所述尾电流1b的镜像电流由第六NMOS管NM106提供，所述第六NMOS管NM106的源极接地GND，所述第六NMOS管NM106的栅极连接所述第四NMOS管NM104的栅极，所述第六NMOS管NM106的漏极连接到所述电流比较器3所包括的所述第一有源负载1a的镜像电流。
所述电流比较器3的所述第一有源负载1a的镜像电流由第六PMOS管PM106提供，所述第六PMOS管PM106的源极接电源电压VCC，所述第六PMOS管PM106的栅极连接所述第四PMOS管PM104的栅极，所述第六PMOS管PM106的漏极连接到所述电流比较器3所包括的所述尾电流1b的镜像电流，即所述第六PMOS管PM106的漏极连接所述第六NMOS管NM106的漏极。
图5中节点NB为所述第四NMOS管NM104、所述第五NMOS管NM105和所述第六NMOS管NM106的栅极的连接点，节点PB为所述第四PMOS管PM104、所述第五PMOS管PM105和所述第六PMOS管PM106的栅极的连接点；节点PB需要在环路稳定后才能稳定，故在上电过程中节点PB会滞后于节点NB的建立，从而使得所述电流比较器3的所述第六NMOS管NM106的电流大于所述第六PMOS管PM106的电流，这样所述电流比较器3会输出低电平使所述第二PMOS管PM102导通，电源电压VCC会通过所述第一电阻R101对所述第一电容C101充电，这样所述第一电容C101的电压会滞后于所述电源电压VCC的上升，从而使得所述第三PMOS管PM103的栅极电压的上升速率小于源极电压的上升速率，从而使所述第三PMOS管PM103导通，从而使节点PG的电压的上升速率和所述电源电压VCC的上升速率相同，这样能使所述第一PMOS管PM101的栅源电压差保持较小值，从而能消除LDO输出电压V_LDO无过冲。
如图5所示，是图4所示的本发明较佳实施例LDO电路和图1所示的现有电路的启动的仿真曲线比较图，横坐标为时间，纵坐标为电压，曲线201为电源电压VCC曲线，曲线202为图1所示的现有电路的LDO输出电压V_LDO曲线，曲线203为图4所示的本发明较佳实施例LDO电路的LDO输出电压V_LDO曲线。其中电源电压VCC在1微秒内从0V上电到3.3V，仿真结果可以看出：现有电路的LDO输出电压V_LDO的最大输出过冲电压为1.936V；本发明较佳实施例LDO电路的LDO输出电压V_LDO无过冲。所以本发明较佳实施例LDO电路能消除在上电过程中的LDO输出电压产生过冲。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。