采样保持电路以及使用它的图像显示装置.pdf

本发明的采样保持电路(14)包括：连接在数据线(6)和第1节点(N10)之间的第1开关(15)；连接在第1节点(N10)和第2节点(N20)之间的第2开关(16)；连接在第2节点(N20)和共用电位(VCOM)的线之间的电容器(19)；把与第2节点(N20)相等的电位施加给第1节点(N10)以及液晶单元(2)的一电极的驱动电路(20)。第1开关(15)以及第2开关(16)在扫描线(4)是“H”电平的情况下导通。

1.  一种采样保持电路，是采样输入电位(VG)，保持以及输出取得的电位的采样保持电路(14)，其特征在于包括：
其一电极接受上述输入电位(VG)，在第1期间导通的第1开关元件(15)；
其一电极连接在上述第1开关元件(15)的另一电极上，在第2期间导通的第2开关元件(16)；
其一电极连接在上述第2开关元件(16)的另一电极上，其另一电极接受规定的电位(VCOM)的第1电容器(19)；以及
其输入节点(N20)连接在上述第2开关元件(16)的另一电极上，其输出节点(N30)与上述第1开关元件(15)的另一电极连接，把与上述输入节点(N20)的电位相应的电位输出到输出节点(N30)的驱动电路(160)。

2.  根据权利要求1所述的采样保持电路，其特征在于：上述第1以及第2期间是同样的期间。

3.  根据权利要求1所述的采样保持电路，其特征在于：上述第2期间是上述第1期间内的期间。

4.  根据权利要求1所述的采样保持电路，其特征在于：
上述1驱动电路(160)包括：
输出使上述输入节点(N20)的电位(VI)只在在预先确定的第1电压的电位方向上电平移位的电位(V22)的第1电平移位电路(61)；
把使上述第1电平移位电路(61)的输出电位(V22)在和上述某一电位方向相反的电位方向上只电平移位预先确定的第2电压的电位输出到上述输出节点(N30)的第2电平移位电路(30，161)。

5.  根据权利要求4所述的采样保持电路，其特征在于：
上述第1采样保持电路(61)包含：
其一电极接受第1电源电位(V3)的第1电流限制元件(62)；以及
其第1电极连接在上述第1电流限制元件(62)的另一电极上，其第2电极接受第2电源电位(GND)，其输入电极接受上述输入节点(N20)的电位(VI)的第1导电形式的第1晶体管(24)，
上述第2电平移位电路(30，161)包含：
其第1电极接受第3电源电位(V6)，其第2电极连接在上述输出节点(N30)上，其输入电极连接在上述第1电流限制元件(62)的另一电极上的第2导电形式的第2晶体管(31)。

6.  根据权利要求5所述的采样保持电路，其特征在于：
上述第1采样保持电路(61)进一步包含：
其第1电极以及输入电极连接在上述第1电流限制元件(62)的另一电极上，其第2电极连接在上述第1晶体管(24)的第1电极上的第2导电形式的第3晶体管(23)，
上述第2电平移位电路(30，161)进一步包含：其第1电极连接在上述第2晶体管(31)的第2电极上，其第2电极以及输入电极连接在上述输出节点(N30)上的第1导电形式的第4晶体管(32)。

7.  根据权利要求5所述的采样保持电路，其特征在于：上述第2电平移位电路(30，161)进一步包含被连接在上述输入节点(N30)和第4电源电位(GND)的线之间的第2电流限制元件(161)。

8.  根据权利要求7所述的采样保持电路，其特征在于：
上述第1以及第3电源电位(V3，V6)是同电位，
上述第2以及第4电源电位(GND，GND)是同电位。

9.  根据权利要求7所述的采样保持电路，其特征在于：
上述第1以及第2电流限制元件(62，161)分别包含第1以及第2电阻元件。

10.  根据权利要求7所述的采样保持电路，其特征在于：
上述第1电流限制元件(62)包含其输入电极接受第1恒电压中的第2导电形式的第3晶体管(65)，
上述第2电流限制元件(162)包含其输入电极接受第2恒电压的第1导电形式的第4晶体管(161)。

11.  根据权利要求4所述的采样保持电路，其特征在于：
上述驱动电路(75，80)进一步包含脉冲发生电路(76，81)，它根据上述输入节点(N20)的电位(VI)在某一电位方向上变化，使上述第1以及第2电平移位电路(61，30)间的规定节点(N22)的电位(V22)脉冲式地在上述某一电位方向上变化的脉冲发生电路(76，81)。

12.  根据权利要求11所述的采样保持电路，其特征在于：
上述脉冲发生电路(76)包含第2电容器(76)，其一电极被连接在上述第1节点(N22)上，其另一电极的电位根据上述输入节点(N20)的电位(VI)在上述某一电位方向上变化，在上述某一电位方向上脉冲式变化。

13.  根据权利要求11所述的采样保持电路，其特征在于：
上述脉冲发生电路(81)包含第3开关元件(81)，其一电极接受第1电源电位(V3)，其另一电极连接在上述规定的节点(N22)上，根据上述输入节点(N20)的电位(VI)在上述某一电位方向上变化脉冲式导通。

14.  根据权利要求4所述的采样保持电路，其特征在于：上述驱动电路(125)进一步包含消除偏移电压的偏移补偿电路(122a，S1a～S3a)。

15.  根据权利要求14所述的采样保持电路，其特征在于：
上述第2电平移位电路(30)的输出电位代替上述输出节点(N121)连接在第2节点(N30a)上，
上述偏移补偿电路(122a，S1a～S3a)包含：
第2电容器(122a)；
在向上述第2电容器(122a)的一电极以及上述第2电平移位电路(61)给予上述输入节点的电位(VI)的同时把上述第2电容器(122a)的另一电极连接在上述规定的节点(N30a)上的第1切换电路(S1a，S2a)，
在向上述第2电容器(122a)的另一电极给予上述输入节点的电位(VI)的同时把上述第2电容器(122a)的另一电极代替上述输入节点的电位(VI)给予上述第1电平移位电路(61)的第2切换电路(S3a)；以及
把上述第2节点(N30a)的电位给予上述输出节点(N121)的第3切换电路(S4a)。

16.  根据权利要求15所述的驱动电路，其特征在于：
上述偏移补正电路(122a，126a，131a，S1a～S3a)进一步包含脉冲发生电路(126a，131a)，它在由上述第1切换补偿电路(S1a，S2a)对上述第2电容器(122a)的一电极给予上述输入电位的同时，把上述第2电容器(122a)的另一电极连接在上述规定的节点(N30a)的期间，使上述规定的节点(N30a)的电位在和上述某一电位方向相反的电位方向上脉冲式变化。

17.  根据权利要求4所述的采样保持电路，其特征在于：上述驱动电路(191)进一步包含间歇地给予上述第1以及第2电平移位电路(21，30)电源电位的切换电路(201，202)。

18.  一种图像显示装置，其特征在于包括：
权利要求1所述的采样保持电路(14)；
其一电极与上述驱动电路(20)的输出节点(N30)连接，其另一电极接受共用电位(VCOM)的液晶单元(2)。

19.  一种图像显示装置，其特征在于包括：
权利要求1所述的采样保持电路(14)；
其一电极与上述驱动电路(20)的输入节点(N20)连接，其另一电极接受共用电位(VCOM)的液晶单元(2)。

20.  一种图像显示装置，其特征在于包括：
权利要求1所述的采样保持电路(226，225，223，224)；
其第1电极连接在上述第1开关元件(226)的一电极上，其输入电极连接在上述第2开关元件(225)的另一电极上，其第2电极连接在上述第1电容器(223)的另一电极上的电容器(222)；
在上述第1以及第2开关元件(226，225)共同导通的上述第1以及第2期间连接在上述晶体管(222)的第1电极上，在上述晶体管(222)上流过灰度电流(IG)的电流源(230)；以及，
在经过上述第1以及第2期间后连接在上述晶体管(222)的第1电极和电源电位(GND)的线之间，以与在上述晶体管(222)上流过的电流相应的亮度发光的发光元件(220)。

采样保持电路以及 使用它的图像显示装置
技术领域
本发明涉及采样保持电路以及使用它的图像显示装置，特别涉及采样输入电位，保持以及输出采样得到的电位的采样保持电路、使用它的图像显示装置。
背景技术
图76是展示以往的液晶显示装置的主要部分的电路图。在图76中，在该液晶显示装置中，在扫描线301和数据线302的交叉部分上配置液晶单元303以及采样保持电路304。采样保持电路304包含开关305以及电容器307。开关305被连接在数据线302和节点N300之间，扫描线301在选择电平是“H”电平的期间导通。开关305具有寄生电阻。在图76中，用与开关305并联连接的电阻元件306表示寄生电阻。电容器307被连接在节点N300和共用电位VCOM的线之间。液晶单元303被连接在节点N300和共同电位VCOM的线之间。
如果扫描线301上升到选择电平的“H”电平，则开关305导通，节点N300被充电到数据线302的电位。如果扫描线301下降到非选择电平的“L”电平，则开关305处于非导通，由电容器307保持节点N300的电位。液晶单元303显示与节点N300的电位相应的光透过率。
但是，在以往的液晶显示装置中，当在扫描线301被设置在“L”电平的状态下数据线302的电位变化时，经由电阻元件306在节点N300和数据线302之间流过漏电流，节点N300的电位变化。因此需要在规定周期再写入节点N300的电位，消耗了比较大的电力。
发明内容
因此本发明的主要目的在于提供一种保持电位的变化小的采样保持电路，和使用它的图像显示装置。
在本发明的采样保持电路中设置：其一电极接收输入电位，在第1期间导通的第1开关元件；其一电极与第1开关元件的另一电极连接，在第2期间导通的第2开关元件；其一电极连接在第1开关元件的另一电极上，其另一电极接收规定电位的第1电容器；其输入节点与第2开关元件的另一电极连接，其输出节点与第1开关元件的另一电极连接，把对应于输入节点电位的电压输出到输出节点的驱动电路。因而，在使第1以及第2开关元件在第1以及第2期间导通而采样输入电位后，即使在输入电位变化时，因为由驱动电路保持第1开关元件的另一电极的电位，所以采样后的电位的变化小。
另外，在本发明的图像显示装置中，设置上述采样保持电路、由其输出电位驱动的液晶单元或者发光元件。这种情况下，灰度电位或者灰度电流的再写入的频率少即可，可以谋求消耗电力的减少。
附图说明
图1是展示本发明的实施例1的彩色液晶显示装置的整体构成的框图。
图2是展示图1所示的水平扫描电路的主要部分的电路框图。
图3是展示与图1所示的各液晶单元对应设置的采样保持电路的构成的电路图。
图4是展示图3所示的驱动电路的构成的电路图。
图5是用于说明图4所示的驱动电路的动作的电路图。
图6是用于说明图4所示的驱动电路的动作的时序图。
图7是展示实施例1的变形例子的电路图。
图8是展示实施例1的另一变形例子的电路图。
图9是展示实施例1地又一变形例子的电路图。
图10是展示实施例1的又一变形例子的电路图。
图11是展示实施例1的又一变形例子的电路图。
图12是展示本发明的实施例2的采样保持电路的驱动电路的构成的电路图。
图13是更详细展示图12所示的驱动电路的构成的电路图。
图14是展示实施例2的变形例子的电路图。
图15是展示实施例2的另一变形例子的电路图。
图16是展示实施例2的又一变形例子的电路图。
图17是展示本发明的实施例3的采样保持电路的驱动电路的构成的电路图。
图18是展示图17所示的驱动电路的动作的时序图。
图19是展示实施例3的变形例子的电路图。
图20是展示本发明的实施例4的采样保持电路的驱动电路的构成的电路图。
图21是展示实施例4的变形例子的电路图。
图22是展示实施例4的另一变形例子的电路图。
图23是展示实施例4的又一变形例子的电路图。
图24是展示实施例4的又一变形例子的电路图。
图25是展示实施例4的又一变形例子的电路图。
图26是展示本发明的实施例5的采样保持电路的驱动电路的构成的电路图。
图27是展示图26所示的驱动电路的动作的时序图。
图28是展示实施例5的变形例子的电路图。
图29是展示本发明的实施例6的采样保持电路的驱动电路的构成的电路图。
图30是展示实施例6的变形例子的电路图。
图31是展示本发明的实施例7的采样保持电路的驱动电路的构成的电路图。
图32是展示图31所示的驱动电路的构成的电路图。
图33是展示本发明的实施例8的采样保持电路的带偏移补偿功能驱动电路的构成的电路图。
图34是展示图33所示的带偏移值补偿功能的驱动电路的动作的时序图。
图35是展示本发明的实施例9的采样保持电路的带偏移值补偿功能的驱动电路的构成的电路框图。
图36是展示图35所示的带偏移值补偿功能的驱动电路的动作的时序图。
图37是展示图35所示的带偏移值补偿功能的驱动电路的动作的另一时序图。
图38是展示实施例9的变形例子的电路图。
图39是展示实施例9的另一变形例子的电路图。
图40是展示实施例9的又一变形例子的电路图。
图41是展示实施例9的又一变形例子的电路图。
图42是展示实施例9的又一变形例子的电路图。
图43是展示实施例9的又一变形例子的电路图。
图44是展示实施例9的又一变形例子的电路图。
图45是展示实施例9的又一变形例子的电路图。
图46是展示实施例9的又一变形例子的电路图。
图47是展示实施例9的又一变形例子的电路图。
图48是展示实施例9的又一变形例子的电路图。
图49是展示实施例9的又一变形例子的电路图。
图50是展示本发明的实施例10的采样保持电路的带偏移值补偿功能的驱动电路的构成的电路框图。
图51是展示图50所示的带偏移值补偿功能的驱动电路的动作的时序图。
图52是展示图50所示的带偏移值补偿功能的驱动电路的动作的另一时序图。
图53是展示本发明的实施例11的采样保持电路的带偏移值补偿功能的驱动电路的构成的电路框图。
图54是展示图53所示的带偏移值补偿功能的驱动电路的动作的时间图。
图55是展示本发明的实施例12的采样保持电路的推动(push)型驱动电路的构成的电路图。
图56是更详细展示图55所示的推动(push)型驱动电路的构成的电路图。
图57是展示实施例12的变形例子的电路图。
图58是展示实施例12的另一变形例子的电路图。
图59是展示本发明的实施例13的采样保持电路的牵引(pull)型驱动电路构成的电路图。
图60是展示实施例13的变形例子的电路图。
图61是展示本发明的实施例14的采样保持电路的驱动电路的构成的电路方框图。
图62是展示实施例14的变形例子的电路图。
图63是展示实施例14的另一变形例子的电路图。
图64是展示实施例14的又一变形例子的电路图。
图65是更详细展示图64所示的驱动电路的构成的电路图。
图66是展示本发明的实施例15的彩色液晶显示装置的主要部分的电路图。
图67是展示本发明的实施例16的彩色液晶显示装置的主要部分的电路图。
图68是展示图67所示的驱动电路的构成的电路图。
图69是展示图68所示的驱动电路的动作的时间图。
图70是展示实施例16的变形例子的电路图。
图71是展示实施例16的另一变形例子的电路图。
图72是展示实施例16的又一变形例子的电路图。
图73是展示实施例16的又一变形例子的电路图。
图74是展示本发明的实施例17的图像显示装置的主要部分的电路框图。
图75是展示本发明的实施例18的图像显示装置的主要部分的电路框图。
图76是展示以往的液晶显示装置的主要部分的电路图。
具体实施方式
图1是展示本发明的实施例1的彩色液晶显示装置的构成的框图。在图1中，该液晶显示装置包括：液晶板1、垂直扫描电路7以及水平扫描电路8，例如被设置在手机上。
液晶板1包含：被排列成多行多列的多个液晶单元2；与各行对应设置的扫描线4以及共用电位线5；与各列对应设置的数据线6。
液晶单元2在各行中每3个1组被预先分组。在各组的3个液晶单元2中，分别设置R、G、B的彩色滤光器。各组的3个液晶单元2构成1个象素3。
垂直扫描电路7根据图像信号每隔规定时间顺序选择多条扫描线4，把选择出的扫描线4设置成选择电平的“H”电平。如果扫描线4被设置在选择电平的“H”电平，则与此扫描线4对应的各液晶单元2和与该液晶单元2对应的数据线6被连接。
水平扫描电路8根据图像信号，在由垂直扫描电路7选择了1条扫描线4的期间，例如每12条地顺序选择多条数据线6，向被选择的各数据线6施加灰度电位VG。液晶单元2的光透过率根据灰度电位VG的电平变化。
如果由垂直扫描电路7以及水平扫描电路8扫描液晶板1的整个液晶单元2，则在液晶板1上显示1个图像。
图2是展示图1所示的水平扫描电路8的主要部分的电路框图。在图2中，水平扫描电路8包含灰度电位发生电路10以及驱动电路13。只以可以由水平扫描电路8同时选择的数据线6的数量(这种情况下是12)设置灰度电位发生电路10以及驱动电路13。
灰度电位发生电路10包含：串联连接在第1电源电位V1(5V)的节点和第2电源电位V2(0V)的节点之间的n+1个(n是自然数)电阻元件11.1～11.n+1；分别连接在n+1个电阻元件11.1～11.n+1之间的n个节点和输出节点10a之间的n个开关12.1～12.n。
在n+1个电阻元件11.1～11.n+1之间的n个节点上，分别显现n级电位。开关12.1～12.n由图像浓度信号φP控制，只有它们之中的某一个被设置在导通状态。在输出节点10a上把n级电位中的某1级电位作为灰度电位VG输出。驱动电路13向数据线6提供电流使得被选择出的数据线变为灰度电位VG。
图3是展示与各液晶单元2对应设置的采样保持电路14的构成的电路图。在图3中，该采样保持电路14包含开关15、16、电容器19以及驱动电路20。开关15、16被串联连接在对应的数据线6和驱动电路20的输入节点N20之间。开关15、16都在对应的扫描线4是选择电平的“H”电平时导通，在对应的扫描线4是非选择电平的“L”电平时为非导通。
开关15、16的各个端子之间存在寄生电阻。在图3中，开关15、16的寄生电阻分别用电阻元件17、18表示。电阻元件17、18分别与开关15、16并联连接。开关15、16分别由例如N型晶体管、或者P型晶体管、或者并联连接的N型晶体管以及P型晶体管构成。扫描线4串联连接在开关15、16所包含的N型晶体管的栅极上。另外扫描线4经由倒相器与开关15、16所包含的P型晶体管的栅极连接。
电容器19的一电极与节点N20连接，电容器19的另一电极从共用电位5接收共用电位VCOM。驱动电路20把与输入节点N20的电位相等的电位输出到输出节点N30。驱动电路20的输出节点N30在与开关15和16之间的节点N10连接的同时，与液晶单元2的一电极连接。共用电位VCOM被给予液晶单元2的另一电极。
以下，说明此采样保持电路14的动作。如果扫描线4被设置为选择电平的“H”电平，则开关15、16导通，节点N10、N20、N30的电位和数据线6的电位相同。如果把扫描线4设置为非选择电平“L”电平，则由电容器19保持节点N20的电位。节点N10的电位由驱动电路20保持为与节点N20相同的电位。节点N20的电位经由电阻元件17、18受到数据线6的电位变化的影响而变化，但因为由驱动电路20保持节点N10的电位，所以数据线6的电位变化对节点N10的影响比现有技术小。
图4是展示驱动电路20的构成的电路图。在图4中，驱动电路20包含电平移位电路21、25、电容器29、负载(pull up)电路30以及下拉(pull down)电路33。
电平移位电路21包含：串联连接在第3电源电位V3(15V)的节点和接地电位GND的节点之间的电阻元件22、N型场效应晶体管(以下，称为N型晶体管)23以及P型场效应晶体管(以下，称为P型晶体管)24。N型晶体管23的栅极与其漏极(节点N22)连接。N型晶体管23构成二极管元件。P型晶体管24的栅极与输入节点N20连接。电阻元件22的电阻值设定为比晶体管23、24的导通电阻值充分大的值。
如果把输入节点N20的电位(灰度电位)设置为VI，把P型晶体管的阈值电压设置为VTP，把N型晶体管的阈值电压设置为VTN，则P型晶体管24的源极(节点N23)的电位V23以及N型晶体管23的漏极(节点N22)的电位22分别用下式(1)、(2)表示。
V23＝VI+|VTP|……(1)
V22＝VI+|VTP|+VTN……(2)
因而，电平移位电路21输出使输入电位VI只移位|VTP|+VTN的电位V22。
电平移位电路25包含串联连接在第4电源电位V4(5V)的节点和第5电源电位V5(-10V)之间的N型晶体管26、P型晶体管27以及电阻元件28。N型晶体管26的栅极连接在输入节点N20上。P型晶体管27的栅极连接在其漏极(节点N27)。P型晶体管27构成二极管元件。电阻元件28的电阻值被设定为比晶体管26、27的导通电阻值充分大的值。
N型晶体管26的源极(节点N26)的电位V26以及P型晶体管27的漏极(节点N27)的电位V27，分别用下式(3)、(4)表示。
V26＝VI-VTN……(3)
V27＝VI-VTN-|VTP|……(4)
因而，电平移位电路25输出使输入电位VI只偏移-VTN-|VTP|的电位V27。
电容器29连接在电平移位电路21的输出节点N22和电平移位电路25的输出节点27之间。电容器26在把节点N22的电位变化传递到节点N27的同时，把节点N27的电位变化传递到节点N27。
负载电路30包含串联连接在第6电源电位V6(15V)的节点和输出节点N30之间的N型晶体管31以及P型晶体管32。在输出节点N30上连接负载电容(液晶单元2以及开关15、16的寄生电容)36。N型晶体管31的栅极接受电平移位电路21的输出电位V22。P型晶体管30的栅极连接在其漏极上。P型晶体管32构成二极管元件。因为设定了第6电源电位V6使得N型晶体管31在饱和区域动作，所以N型晶体管31进行所谓的源跟随动作。
为了便于说明，如图5所示，假设P型晶体管32的漏极(节点N30’)和输出节点N30之间处于非导通状态。N型晶体管31的源极(节点N31)的电位V31以及P型晶体管32的漏极(节点N30’)的电位V30’，分别用下式(5)、(6)表示。
V31＝V22-VTN＝VI+|VTP|……(5)
V30’＝V31-|VTP|＝VI……(6)
返回图4，下拉电路33包含串联连接在第7电源电位V7(-10V)的节点和输出节点N30之间的P型晶体管35以及N型晶体管34。P型晶体管35的栅极接受电平移位电路25的输出电位V27。N型晶体管34的栅极连接在其漏极上。N型晶体管34构成二极管元件。因为设定了第7电源电位V7使得P型晶体管35在饱和区域动作，所以P型晶体管35进行所谓的源跟随动作。
为了便于说明，如图5所示，假设N型晶体管34的漏极(节点N30’)和输出节点N30之间处于非导通状态。P型晶体管35的源极(节点N34)的电位V34以及N型晶体管34的漏极(节点N30”)的电位V30”，分别用下式(7)、(8)表示。
V34＝V27+|VTP|＝VI-VTN……(7)
V30”＝V34+VTN＝VI……(8)
公式(7)(8)表示：即使连接P型晶体管32的漏极(节点N30’)和N型晶体管34的漏极(节点N30”)，在第6电源电位V6的节点和第7电源电位V7的节点之间也没有电流流过，输出节点N30的电位VO和输入节点N20的电位VI相同。因而，如果使电阻元件22、28的电阻值充分大，则在成为了VO＝VI的稳定状态下，贯通电流极小。
图6是用于说明本驱动电路20的交流动作(转移状态下的动作)的时序图。在图6中，在初始状态中，假设VI＝VL。由此，V22、V27、VO分别如下。
V22＝VL+|VTP|+VTN
V27＝VL-|VTP|-VTN
VO＝VL
在时刻t1如果VI从VL上升到VH，则V22、V27、VO在经过规定时间后分别如下。
V22＝VH+|VTP|+VTN
V27＝VH-|VTP|-VTN
VO＝VH
在此电平变化过程中进行以下的动作。在电平移位电路25中，如果在时刻t1输入电位VI从VL上升到VH，则N型晶体管26的驱动能力提高，节点N26的电位V26迅速上升。由此，P型晶体管27的源极-栅极间电压增大，P型晶体管27的驱动能力也提高，节点N27的电位V27迅速上升。
如果节点N27的电位V27迅速上升，则由于电容耦合经由电容器29节点N22的电位V22只迅速上升VH-VL。与此对应输出节点N30的电位VO也从VL迅速上升到VH。
另外在时刻t2如果输入电位VI从VH下降到VL，则P型晶体管24的驱动能力提高，节点N23的电位V23迅速下降。由此，N型晶体管23的栅极-源极间电压增大，N型晶体管23的驱动能力也提高，节点N22的电位V22迅速下降。
如果节点N22的电位V22迅速下降，则由于电容耦合作用经由电容器26节点N27的电位V27只迅速下降VH-VL。与此对应输出节点N30的电位VO也从VH迅速下降到VL。
另外在驱动电路20中，在稳定状态下在负载电路30以及下拉电路33中没有贯通电流流过，因为通过把电阻元件22、26的电阻值设置得比晶体管23、24、26、27的导通电阻值充分高，还可以减小电平移位电路21、25的贯通电流，所以可以谋求直流电流的降低。另外，因为设置了电容器26，所以还可以迅速地响应输入电位VI的变化。
在本实施例1中，因为在采样保持电路14中，在数据线6和驱动电路20的输入节点N20之间串联连接2个开关15、16，由驱动电路20把开关15、16之间的节点N10的电位保持在节点N20的电位，所以即使在数据线6的电位变化的情况下，也可以抑制节点N10、N20、N30的电位变化。因而，可以减少刷新(refresh)节点N10、N20、N30的电位的频度，可以谋求消耗电力的降低。
进而，通过在规定的周期切换液晶单元2的驱动电压的极性，还可以谋求液晶显示装置的低电力消耗。作为以规定周期切换液晶单元2的驱动电压极性的方法，例如有在规定周期交替在5V以及0V之间切换图2的第1电源电位V1，在规定周期交替在0V以及5V之间切换第2电源电位V2，在规定周期在0V以及5V之间交替切换图3的共用电位VCOM的方法。
另外，采样保持电路14不仅可以用于在液晶显示装置那样的图像显示装置中采样以及保持灰度电位，当然还可以作为采样以及保持模拟电位并施加到负载电路的电路而用于任何用途。
另外，驱动电路20不仅可以用于在液晶显示装置那样的图像显示装置中传递灰度电位，当然还可以作为为了使得成为与输入的模拟电位同电位而控制输出节点电位的模拟缓冲器而用于任何用途。
另外，驱动电路20的场效应晶体管可以是MOS晶体管，也可以是TFT(薄膜晶体管)。另外，电阻元件可以用高感应金属形成，也可以用杂质扩散层形成，为了减小占有面积也可以用场效应晶体管形成。
另外，当用TFT构成场效应晶体管的情况下，可以用本征a-Si薄膜构成电阻元件。即，在被形成在玻璃衬底上的本征a-Si薄膜的表面上形成栅极电极，从栅极电极上方向规定区域注入杂质，在栅极电极一方以及另一方分别形成源极以及漏极。被栅极电极遮挡未注入杂质的部分为通道区域。不能导通时的通道区域的电阻，即非导通时的TFT的电阻值为10¹²Ω级。
如果把电阻元件设置为和晶体管同样大小，则电阻元件的电阻值和非导通时的晶体管的电阻值相同，电平移位电路21、25的电源电位V3、V4-V5由电阻元件和晶体管分压，输出电平V22、V27下降，不能得到所希望的电位。为了防止这种情况，需要电阻元件的电阻值比晶体管的截止电阻值还小。例如，可以把电阻元件的宽度设置为晶体管宽度的10～100倍，把电阻元件的电阻值设置成晶体管电阻值的1/10～1/100倍。或者，如果用注入了杂质的a-Si膜构成电阻元件，则不增大电阻元件的面积就可以减小电阻元件的电阻值。
以下，说明各种变形例子。图7的驱动电路40是从图4的驱动电路20中除去电容器29的电路。当负载电容36的电容值比较小的情况下，可以减小晶体管23、24、26、27、31、32、34、35的尺寸。如果减小晶体管23、27、31、35的尺寸，则晶体管23、27、31、35的栅极电容减小，节点N22、N27的寄生电容减小。因而，即使没有电容器29也可以通过经由电阻元件22、28进行的充放电提高以及降低节点N22、N27的电位V22、V27。在此变形例子中，因为除去了电容器29，所以电路的占有面积小。
图8的驱动电路41是从图4的驱动电路20中除去连接成二极管的晶体管23、27、32、34的电路。输出电位VO为VO＝VI+|VTP|-VTN。但是，如果设定为|VTP|≈VTN，则VO≈VI。或者，如果考虑把|VTP|-VTN的值作为偏移值使用则可以和图4的驱动电路20同样地使用。在此变形例子中，因为除去了晶体管23、27、32、34，所以可以减小电路的占有面积。
图9的驱动电路42是从图8的驱动电路37中进一步除去电容器29的电路。当负载电容36的电容值比较小的情况下，可以减小晶体管24、26、31、35的尺寸，可以减小节点N22、N27的寄生电容。因而，即使没有电容器29也可以通过经由电阻元件22、28进行的充放电提高或者降低节点N22、N27的电位V22、V27。在此变形例子中，因为除去了电容器29，所以可以进一步减小电路占有的面积。
在图10的彩色液晶显示装置中，与各行对应地设置2条扫描线4a、4b。开关15、16分别在扫描线4a、4b是选择电平的“H”电平时导通。开关15、16同时导通，在开关16断开后开关15被断开。这种情况下，可以谋求驱动电路20的动作稳定化。
图11的图像显示装置在实施例1的彩色液晶显示装置中用P型晶体管50以及有机EL(场致发光)元件51置换液晶单元2。P型晶体管50以及有机EL元件51被串联连接在电源电位VCC的线和接地电位GND的线之间。P型晶体管50的栅极与驱动电路20的输出节点N30连接。根据驱动电路20的输出电位，P型晶体管50的导通电阻变化，流过有机EL元件51的电流值变化。由此，有机EL元件51的亮度变化。有机EL元件51被配置成多行多列构成1块板，在该板上显示1个图像。
[实施例2]
图12是展示本发明的实施例2的采样保持电路的驱动电路60的构成的电路图。参照图12，该驱动电路60和图4的驱动电路20的不同点是分别用电平移位电路61、63置换电平移位电路21、25。电平移位电路61用恒流源62置换电平移位电路21的电阻元件22，电平移位电路63用恒流电源64置换电平移位电路25的电阻元件28。
恒流电源62如图13所示，包含P型晶体管65、66以及电阻元件67。P型晶体管65被连接在第3电源电位V3的线和节点N22之间，P型晶体管66以及电阻元件67被串联连接在第3电源电位V3的线和接地电位GND的线之间。P型晶体管65、66的栅极都连接在P型晶体管66的漏极上。P型晶体管65、66构成电流镜像电路。在P型晶体管66以及电阻元件67上流过与电阻元件67的电阻值相应的值的恒定电流，在P型晶体管65上流过与在P型晶体管66流过的恒流值相应的值的恒流。进而，电阻元件67的一电极与接地电位GND的线连接，而在比从第3电源电位V3中减去P型晶体管66的阈值电压的绝对值|VTP|的电位还低的另一电源电位线上连接电阻元件67的一电极。另外，作为恒流源可以代替晶体管65、66以及电阻元件67，在第3电源电位V3的线和节点N22之间设置相互连接栅极和源极的偏转型晶体管。
另外恒流源64包含电阻元件68以及N型晶体管69、70。电阻元件68以及N型晶体管69被串联连接在第4电源电位V4的线和第5电源电位V5的线之间，N型晶体管70连接在节点N27和第5电源电位V5的线之间。N型晶体管69、74的栅极都与N型晶体管69的漏极连接。N型晶体管69、70构成电流镜像电路。在电阻元件68以及N型晶体管69上流过与电阻元件68的电阻值相应值的恒定电流，在N型晶体管70上流过与在N型晶体管69上流过的恒定电流值相应值的恒定电流。进而，电阻元件68的一电极连接在第4电源电位V4上，而在比在第5电源电位V5上加算了N型晶体管69的阈值电压VTN的电位还高的另一电源电位的线上连接电阻元件68的一电极。另外，作为恒流源可以代替晶体管69、70以及电阻元件68，而在第5电源电位V5的线和节点N27之间设置相互连接栅极和源极后的偏转型晶体管。其他的过程以及动作因为和图4的驱动电路20一样，所以不重复其说明。
在本实施例2中，因为分别用恒流源62、64置换图4的驱动电路20的电阻元件22、28，所以与输入电位VI的值无关，可以得到与输入电位VI相等的输出电位VO。
以下，说明本实施例2的各种变形例子。图14的驱动电路71是从图12的驱动电路60中除去电容器29的电路。此变形例子在负荷电容36的电容值比较小的情况下有效。在此变形例子中，因为除去了电容器29，所以电路占有面积小。
图15的驱动电路72是从图13的驱动电路60中除去N型晶体管23、34以及P型晶体管27、32的电路。在此变形例子中，因为除去了晶体管23、27、32、34，所以可以减小电路的占有面积，但是输出电位VO为VO＝VI+|VTP|-VTN。
图16的驱动电路73是从图15的驱动电路72中除去电容器29的电路。此变形例子在负载电容36的电容值比较小的情况下有效。在此变形例子中，因为除去了电容器29，所以电路的占有面积小。
[实施例3]
例如在图4的驱动电路20中，在负载电容36充放电时，晶体管31、32、34、35各自进行所谓的源跟随动作。此时，随着输出电位VO接近输入电位VI，晶体管31、32、34、35的各自的栅极-源极电压减小，晶体管31、32、34、35的电流驱动能力下降。对于晶体管32、34，可以通过扩大它们的栅极电极宽度来防止驱动能力下降，但如果扩大晶体管31、35的栅极电极宽度则栅极电容增大，驱动电路20的动作速度下降。在本实施例7中，谋求解决此问题。
图17是展示本发明的实施例3的采样保持电路的驱动电路75的构成的电路图。参照图17，此驱动电路75是在图14的驱动电路71上追加了电容器76、77的电路。电容器76的一电极接受升压信号φB，其另一电极被连接在节点N22上。电容器77的一电极接受升压信号φB的互补信号/φB，其另一电极连接在节点N27上。
图18是展示图17所示的驱动电路75的动作的时序图。在图18中，为了容易理解，节点N22、N27的电位V22、V27以及输出电位VO的转移时间比实际长。在时刻t1中，如果输入电压VI从“L”电平VL上升到“H”电平VH，则电位V22、V27、VO各自逐渐上升。如上所述，电位V22、V27、VO各自其电位变化的周期比较快速地上升，随着接近最终电平而上升速度变慢。
在从时刻t1经过规定时间后的时刻t2，在升压信号φB上升到“H”电平的同时信号/φB下降到“L”电平。如果信号φB上升到“H”，则经由电容器76通过电容耦合作用，节点N22的电位V22只上升规定电压ΔV1。如果信号/φB下降到“L”电平，则经由电容器77通过电容耦合作用，节点N27的电位V27只下降规定电位ΔV2。这时，因为进行向输出节点N30输出“H”电平VH的动作，N型晶体管31的导通电阻值比P型晶体管35的导通电阻值还低，所以V22的电平上升作用比V27的电平下降作用还强，输出电位VO从时刻t2开始迅速上升(当未升压到V22的情况下用虚线表示)。
升压后的电位V22从节点N22经由晶体管23、24向接地电位GND的线流出电流，由此降低到VI+|VTP|+VTN。另外降压后的电位V27从第4电源电位V4的线经由晶体管26、27向节点27流入电流，由此上升到VI-|VTP|-VTN。
在时刻t3，在升压信号φB下降到“L”电平的同时信号/φB上升到“H”电平。如果信号φB下降到“L”电平，则经由电容器76通过电容耦合作用，节点N22的电位V22只下降规定电压ΔV1。另外如果信号/φB上升到“H”电平，则经由电容器77通过电容耦合作用，节点N27的电位V27只上升规定电压ΔV2。即使V22只下降ΔV1也没有能力在负载电路30中使输出电位VO下降，即使V27只上升ΔV2也没有能力在下拉电路33中使输出电压上升，所以输出电位VO没有变化。
降压的电位V22由于从第3电源电位V3的线经由P型晶体管65向节点N22流入电流，因而上升到VI+|VTP|+VTN。但是，因为为了低消耗电力化而把P型晶体管65的电流驱动能力设定为很小，所以节点N22的电位V22上升到原本的电平VI+|VTP|+VTN所需要的时间，比V22下降到其电平VI+|VTP|+VTN所需要的时间还长。
另外升压后的电位V27由于从节点N27经由N型晶体管70向第5电源电位V5的线流出电流，因而下降到VI-VTN-|VTP|。但是，因为为了低消耗电力化而把N型晶体管的电流驱动能力设定为很小，所以节点N27的电位V27下降到原本的电平VI-VTN-|VTP|所需要的时间，比V22上升到其电平VI-VTN-|VTP|所需要的时间还长。
以下在时刻t4，如果输入电位VI从“H”电平VH下降到“L”电平VL，则电位V22、V27、V4的各自渐渐降低。电位V22、V27、V4的各自，虽然电位变化的初期比较快速下降，但随着接近最终电平下降速度变慢。
在从时刻t4经过规定时间后的时刻t5，在升压信号φB上升到“H”电平的同时信号/φB下降到“L”电平。如果信号φB上升到“H”电平，则经由电容器76通过电容耦合作用，节点N22的电位V22只上升规定电压ΔV1。如果信号/φB下降到“L”电平，则经由电容器77通过电容耦合作用，节点N27的电位V27只下降规定电压ΔV2。此时，因为进行向输出节点N30输出“L”电平VL的动作，P型晶体管35的导通电阻值比N型晶体管31的导通电阻值还低，所以因V27引起的电平下降作用比因V22引起的电平上升作用还强，输出电位VO从时刻t5开始迅速下降(当未下降到V27的情况下用虚线表示)。
升压的电位V22由于从节点N22经由晶体管23、24向接地电位GND的线流出电流，因而下降到VI+|VTP|+VTN。另外降低的电压V27从第4电源电位V4的线经由晶体管26、27向节点N27流入电流，因而上升到VI-|VTP|-VTN。
在时刻t6，在升压信号φB下降到“L”电平的同时信号/φB上升到“H”电平。如果信号φB下降到“L”电平，则经由电容器76通过电容耦合作用，节点N22的电位V22只下降规定电压ΔV1。另外如果信号/φB上升到“H”电平，则经由电容器77通过电容耦合作用，节点N27的电位V27只上升规定电压ΔV2。因为即使下降ΔV1也没有能力在负载电路30中使输出电位VO下降，即使上升ΔV2也没有能力在下拉电路33中使输出电位VO上升，所以输出电位VO没有变化。
降压的电位V22由于从第3电源电位V3经由晶体管65向节点N22流入电流，因而上升到VI+|VTP|+VTN。但是，因为为了降低电力消耗把P型晶体管65的电流驱动能力设定得小，所以节点N22的电位V22上升到原本的电平VI+|VTP|+VTN所需要的时间比V22下降到该电平VI+|VTP|+VTN所需要的时间还长。
另外，升压后的电位V27由于从节点N27经由N型晶体管70向第5电源电位VO的线流出电流，因而降低到VI-VTN-|VTP|。但是，因为为了降低电力消耗把N型晶体管70的电流驱动能力设定得很小，所以节点N27的电位V27下降到原本电平VI-VTN-|VTP|所需要的时间比V22上升到其电平VI-VTN+|VTP|所需要的时间还长。
在本实施例3中，因为对应于输入电位VI从“L”电平VL上升到“H”电平VH，把节点N22的电位V22升压到比原本应该达到的电位VI+|VTP|+VTN还高的电位，所以可以快速提高输出电位VO的上升速度。另外，对应于输入电位VI从“H”电平VH下降到“L”电平VL，因为节点N27的电位V27也下降到比原本需要达到的电位VI-|VTP|-VTN还低的电位，所以可以加速输出电位VO的下降速度。因而，可以谋求驱动电路75的响应速度的高速化。
图19是展示本实施例3的变形例子的驱动电路78的构成的电路图。此驱动电路78是除去图17的驱动电路75的晶体管23、27、32、34的电路。在本变形例子中，因为除去晶体管23、27、32、34，所以输出电位VO变为VO＝VI+|VTP|-VTN，电路的占有面积小。
[实施例4]
图20是展示本发明的实施例4的采样保持电路的驱动电路80的构成的电路图。参照图20，此驱动电路80是在图14的驱动电路17上追加P型晶体管81以及N型晶体管82的电路。P型晶体管81被连接在第3电源电位V3的线和节点N22之间，其栅极接受提升信号/φP。N型晶体管82被连接在节点N27和第5电源电位V5的线之间，其栅极接收提升信号/φP的互补信号φP。
信号φP、/φP以和在实施例3中所示的信号φB、/φB同样的定时产生电平变化。即，在输入信号VI从“L”电平VL上升到“H”电平VH后经过规定时间后，信号/φP、φP分别被脉冲式地设置为“L”电平以及“H”电平，P型晶体管81以及N型晶体管82脉冲式地导通。由此，节点N22的电位V22在升压到用晶体管81和晶体管23、24分压第3电源电位V3的电位后，成为规定值VI+|VTP|+VTN。另外，节点N27的电位V27在被降压到用晶体管26、27和晶体管28分压第4电源电位V4和第5电源电位V5之间的电压V4-V5的电位后，成为规定值VI-VTN-|VTP|。这时，如已在实施例3中叙述的那样，由N型晶体管31产生的充电作用比由P型晶体管35引起的放电作用还强，输出电位VO迅速与输入电位VI相等。当输入电位VI从“H”电平VH下降到“L”电平VL的情况下，由P型晶体管35产生的放电作用比由N型晶体管31产生的充电作用还强，输出电位VO迅速与输入电位VI相等。
即使在本实施例4中也可以得到和实施例3一样的效果。
以下，说明本实施例4的各种变形例子。图21的驱动电路83是从图20的驱动电路80中除去N型晶体管23、24以及P型晶体管27、32的电路。在该变形例子中，因为除去了晶体管23、27、32、34，所以输出电位VO为VO＝VI+|VTP|-VTN，电路的占有面积小。
图22的驱动电路85是在图20的驱动电路80中追加了N型晶体管86以及P型晶体管87的电路，N型晶体管86被连接在P型晶体管24的源极和接地电位GND的线之间，其栅极接受提升信号/φP。P型晶体管87被连接在第4电源电位V4的线和N型晶体管26的漏极之间，其栅极接受提升信号/φP的互补信号φP。在该变形例子中，因为在P型晶体管81的导通时N型晶体管86为非导通，所以可以防止从第3电源电位V3的线经由晶体管81、23、24、86向接地电位GND的线流过贯通连流。另外，因为在N型晶体管82的导通时P型晶体管87为非导通，所以可以防止从第4电源电位V4的线经由晶体管87、26、27、82向第5电源电位V5的线流过贯通连流。因而，电路61、63的消耗电流小。
图23的驱动电路88是从图22的驱动电路85中除去N型晶体管23、34以及P型晶体管27、32的电路。在该变形例子中，因为除去了晶体管23、27、32、34，所以输出电位VO为VO＝VI+|VTP|-VTN，电路占有面积小。
图24的驱动电路90在向图20的驱动电路80的P型晶体管24的源极施加信号φP而代替接替电位GND的同时，向N型晶体管的漏极施加信号/φP而代替第4电源电位VO。在该变形例子中，因为在P型晶体管81的导通时把P型晶体管24的漏极设置为“H”电平，所以可以防止在晶体管81、23、24中流过贯通电流。另外，在N型晶体管82的导通时因为把N型晶体管26的漏极设置为“L”电平，所以可以防止在晶体管26、27、82上流过贯通电流。因而，可以谋求电路61、63的消耗电流的降低。
图25的驱动电路91是从图24的驱动电路90中除去N型晶体管23、34以及P型晶体管27、32的电路。在此变形例子中，因为除去了晶体管23、27、32、34，所以输出电位VO为VO＝VI+|VTP|-VTN，电路占有面积小。
[实施例5]
图26是展示本发明的实施例5的采样保持电路的驱动电路95的构成的电路图。参照图26，此驱动电路95和图17的驱动电路75不同之处在于：各自用电平移位电路96、102置换电平移位电路61、63。
电平移位电路96是在电平移位电路61上追加了P型晶体管97、98以及N型晶体管99～101的电路。P型晶体管97、N型晶体管99、100以及P型晶体管98被串联连接在第3电源电位V3的线和接地电位GND的线之间，N型晶体管101被连接在第3电源电位V3的线和节点N22之间。P型晶体管97的栅极连接在P型晶体管66的栅极上。因而，在晶体管97、99、100、98上流过与在P型晶体管66上流过的电流值相应值的恒定电流。N型晶体管99、100的栅极分别被连接在它们的漏极上。N型晶体管99、100各自构成二极管。P型晶体管98的栅极接受输入电位VI。晶体管97、99之间的节点电位V99为V99＝VI+|VTP|+2VTN。V99被施加给N型晶体管101的栅极。N型晶体管101把节点N22充电至V99-VTN＝VI+|VTP|+VTN。
电平移位电路102是在电平移位电路63上追加了N型晶体管103、104以及P型晶体管105～107的电路。N型晶体管103、P型晶体管105、106以及N型晶体管104被串联连接在第4电源电位V4的线和第5电源电位V5的线之间，P型晶体管107被连接在节点N27和第5电源电位V5的线之间。N型晶体管103的栅极接受输入电位V1。P型晶体管105、106的栅极分别连接在它们的漏极上，P型晶体管105、106各自构成二极管。N型晶体管104的栅极与N型晶体管69的栅极连接。在N型晶体管104上流过与在N型晶体管69上流过的恒流值相应值的恒定电流。MOS晶体管106和104之间的节点电位V106为V106＝VI-VTN-2|VTP|。V106被给予P型晶体管107的栅极。P型晶体管107把节点N27放电到V106-|VTP|＝VI-VTN-|VTP|。其他的构成以及动作因为和图17的驱动电路75一样，所以不重复其说明。
图27是展示图26所示的驱动电路95的动作的时序图，是和图18对比的图。参照图27，在此驱动电路95中，因为用晶体管97～101把节点N22充电到VI+|VTP|+VTN，所以在节点N22的电位V22下降到比规定值VI+|VTP|+VTN还低时(时刻t3，t6)，节点N22的电位V22可以迅速恢复到规定值VI+|VTP|+VTN。另外，因为用晶体管103～107把节点N27放电到VI-VTN-|VTP|，所以当节点N27的电位V27上升到比VI-VTN-|VTP|还高时(时刻t3，t6)，可以使节点N27的电位V27迅速恢复到规定值VI-VTN-|VTP|。因而，可以谋求电路响应速度的高速化。
图28是展示本实施例5的变形例子的电路图。此驱动电路108是从图26的驱动电路95中除去N型晶体管23、34、100以及P型晶体管27、32、105的电路。在该变形例子中，因为除去了晶体管23、27、32、34、100、105，所以输出电位VO为VO＝VI+|VTP|-VTN，可以使电路的占有面积小。
[实施例6]
图29是展示本发明的实施例6的采样保持电路的驱动电路110的构成的电路图。参照图29，此驱动电路110和图26的驱动电路95不同之处在于：用电平移位电路111、112置换电平移位电路96、102。
电平移位电路111是从电平移位电路96中除去P型晶体管97、98以及N型晶体管100，把N型晶体管99连接在P型晶体管65的源极和节点N22之间的电路。N型晶体管99的栅极连接在N型晶体管99的漏极以及N型晶体管101的栅极上。N型晶体管99、101的栅极电位V99为V99＝VI+|VTP|+2VTN。N型晶体管101把节点22充电到V99-VTN＝VO+|VTP|+VTN。
电平移位电路112是从电平移位电路102中除去N型晶体管103、104以及P型晶体管105，把P型晶体管106连接在节点N27和N型晶体管70的漏极之间的电路。P型晶体管106的栅极被连接在其漏极以及P型晶体管107的栅极上。P型晶体管106、107的栅极电位V106为V106＝VI-VTN-2|VTP|。P型晶体管107把节点N27放电到V106+|VTP|＝VI-VTN-|VTP|。其他的构成以及动作因为和图26的驱动电路95一样，所以不重复其说明。
在本实施例6中，除了可以得到和实施例5同样的效果外，因为可以削减从第3电源电位V3的线经由晶体管97、99、100、98流过接地电位GND的线上的电流，以及从第4电源电位VO的线经由晶体管103、105、106、104流过第5电源电位V5的线的电流，所以可以减小消耗电流。另外，因为除去了晶体管97、98、100、103～105，所以可以使电路的占有面积小。
图30是展示本实施例6的变形例子的电路图。此驱动电路113是从图29的驱动电路110中除去N型晶体管23、34以及P型晶体管27、32的电路。在该变形例子中，因为除去了晶体管23、27、32、34，所以输出电位VO为VO＝VI+|VTP|-VTN，可以使电路的占有面积小。
[实施例7]
图31是展示本发明的实施例7的半导体集成电路装置的主要部分的电路框图。在图31中，该半导体集成电路装置包括j个(j是2以上的整数)驱动电路115.1～115.j。
驱动电路115.1如图32所示，分别用电平移位电路116、117置换图13的驱动电路60的电平移位电路61、63。电平移位电路116是从电平移位电路61中除去P型晶体管66以及电阻元件67的电路，电平移位电路117是从电平移位电路63中除去电阻元件68以及N型晶体管69的电路。晶体管65、70的栅极分别接受偏置电位VBP、VBN。其他的驱动电路115.2～115.j各自也和驱动电路115.1的构成相同。
返回图31，在此半导体集成电路装置中，用于生成偏置电位VBP的P型晶体管66以及电阻元件67，和用于生成偏置电位VBN的电阻元件68以及N型晶体管69被共通地设置在驱动电路115.1～115.j中。
P型晶体管66以及电阻元件67被串联连接在第3电源电位V3的线和接地电位GND的线之间，P型晶体管66的栅极与其漏极(节点N66)连接。在节点N66上显现偏置电位VBP。在节点N66和接地电位GND的线之间，连接用于使偏置电位VBP稳定化的电容器118。在驱动电路115.1～115.j各自的P型晶体管65上流过与在P型晶体管66上流过的恒流值相应的恒流。
电阻元件68以及N型晶体管69被连接在第4电源电位V4的线和第5电源电位V5的线之间，N型晶体管69的栅极与其漏极(节点N68)连接。在节点N68上显现偏置电位VBN。在节点N68和接地电位GND的线之间连接用于使偏置电位VBN稳定化的电容器119。驱动电路115.1～115.j各自的N型晶体管70流过与在N型晶体管69上流过的恒流值相应的恒流。
在本实施例7中，除了可以得到和实施例2一样的效果外，因为把用于生成偏置电位VBP、VBN的电路共通地设置在驱动电路115.1～115.j上，所以驱动电路115.1～115.j的每个的占有面积小。
[实施例8]
图33是展示本发明实施例8的采样保持电路的带偏移补偿功能的驱动电路120的构成的电路框图。在图33中，此带偏移补偿功能的驱动电路120包含驱动电路121、电容器122以及开关S1～S4。驱动电路121是实施例1～11所示的驱动电路中的任意一个驱动电路。电容器122以及开关S1～S4构成当因驱动电路121的晶体管的阈值电压的离散等引起在驱动电路121的输入电位和输出电位之间产生电位差即偏移电压VOF的情况下，用于补偿此偏移电压VOF的偏移补偿电路。
即，开关S1被连接在输入节点N120和驱动电路121的输入节点N20之间，开关S4被连接在输出节点N121和驱动电路121的输出节点N30之间。电容器122以及开关S2被串联连接在驱动电路121的输入节点N20和输出节点N30之间。开关S3被连接在输入节点N120和电容器122以及开关S2间的节点N122之间。开关S1～S4的各个可以是P型晶体管，也可以是N型晶体管。可以并联连接P型晶体管以及N型晶体管。开关S1～S4的各个由控制信号(未图示)控制开/关。
现在说明驱动电路121的输出电位比输入电位只低偏移电压VOF的情况。如图34所示，在初始状态下，所有开关S1～S4被设置为断开状态。在某一时刻t1如果开关S1、S2被设置为接通状态，则驱动电路121的输入节点N20的电位V20为V20＝VI，驱动电路121的输出电位V30以及节点N122的电位V122为V30＝V122＝VI-VOF，电容器122被充电到偏移电压VOF。
以下在时刻t2如果开关S1、S2被设置为断开状态，则偏移电压VOF被电容器保持。以下在时刻t3如果开关S3被设置为接通状态，则节点N122的电位V122为V122＝VI，驱动电路121的输入电位V20为V20＝VI+VOF。其结果，驱动电路121的输出电位V30为V30＝V20-VOF，驱动电路121的偏移电压VOF被消除。以下在时刻t4如果开关S4被设置为接通状态，则输出电位VO为VO＝VI，并提供给负载。
在本实施例8中，可以消除驱动电路121的偏移电压VOF，可以使输出电位VO和输入电位VI一致。
进而，开关S4并不是必须的。如果不设置开关S4，则当负载电容36的电容值大的情况下，在时刻t1把开关S1、S2设置为接通状态后，直至电容器122的端子间电压VOF稳定的时间长。
[实施例9]
图35是展示本发明实施例9的采样保持电路的带偏移补偿功能的驱动电路125的构成的电路框图。在图35中，此带偏移补偿功能的驱动电路125是在图12的驱动电路60上追加电容器122a、122b、126a、126b以及开关S1a～S4a、S1b～S4b的电路。
开关S1a、S1b被分别连接在输入节点N120和晶体管24、26的栅极(节点N20a，N20b)之间。开关S4a、S4b被分别连接在输出节点N121和晶体管32、34的漏极(节点N30a、N30b)之间。电容器122a以及开关S2a被串联连接在节点N20a和N30a之间。电容器122b以及开关S2b被串联连接在节点N20b和N30b之间。开关S3a被连接在输入节点120和电容器122a以及开关S2a之间的节点N122a之间。开关3b被连接在输入节点N120和电容器122b以及开关S2b之间的节点N122b之间。电容器126a、126b的一电极分别连接在节点N30a、N30b，它们的另一电极分别接收复位信号/φR及其互补信号φR。
图36是展示图35所示的带偏移补偿功能的驱动电路125的动作的时序图。由恒流源62以及晶体管23、24、31、32组成的充电电路、由恒流源64以及晶体管26、27、34、35组成的放电电路虽然充电和放电不同，但因为进行同样的动作，所以在图36中只说明充电电路的动作。因为N型晶体管31的阈值电压VTN比N型晶体管的阈值电压VTN只大VOFa，所以假设在充电电路一侧有偏移电压VOFa，在放电电路一侧没有偏移电压VOFb。
在初始状态下，在把开关S1a～S3a设置为断开状态的同时把开关S4a设置在接通状态，在节点N20a、N122a、N30a、N121上保持前一次的电位VI’。在时刻t1如果把开关S1a、S2a设置为接通状态，则节点N20a、N122a、N30a、N121的电位V20a、V122a、V30a、VO都变为与输入电位VI相等的电位。另外，节点N22的电位V22为V22＝VI+|VTP|+VTN。虽然N型晶体管30的阈值电压VTN’比N型晶体管23的阈值电压VTN也只高VOFa，但V20a、V122a、V30a、VO都为与VI相等的电位，这是因为输出节点N121由放电电路放电到输入电位VI，不再继续放电的缘故。
以下，在时刻t2开关S4a被设置为断开状态，充电电路的输出节点N30a和放电电路的输出节点N30b被电切断。以下在时刻t3中如果复位信号/φR从“H”电平下降到“L”电平，则经由电容器126a通过电容耦合作用，节点N30a、N122a的电位V30a、V122a只降低规定电压。由此，晶体管31、32导通而节点N30a、N122a的电位V30a、V122a上升到VI-VOFa，电容器122a被充电到VOFa。
节点N30a、N122a的电位V30a、V122a稳定后，在时刻t4开关S1a、S2a被设置为断开状态，进而，在时刻t5如果开关S3a被设置为断开状态，则在输入电位VI上加上偏移电压VOFa的电位VI+VOFa被施加到节点N20a。由此，节点N22的电位V22变为V22＝VI+|VTP|+VTN+VOFa，节点N30a、N122a的电位V30a、V122a与输入电位VI同电平。
虽然充电电路的输出电位V30a从时刻t1开始变为V30a＝VI，但时刻t1～t2的期间不超过由配线电容等保持的电位，当有负极性的干扰的情况下V30a下降到VI-VOF。与此相对在时刻t5以后，即使有负极性的干扰，因为由晶体管31、32充电，所以V30a被维持在VI。
以下在时刻t6开关S3a被设置为断开状态，进而在时刻t7如果开关S4a被设置为接通状态，则负载电容36由驱动电路驱动。在时刻t8如果复位信号/φR上升到“H”电平，则返回初始状态。在该时刻t8，因为输出电阻充分低，所以即使复位信号/φR上升到“H”电平，输出电位VO也几乎没有变化。在放电电路一侧也进行同样的动作，输出电位VO被维持在VI。
图37是展示图35所示的带偏移补偿功能的驱动电路125的动作的另一时序图。因为由恒流源62以及晶体管23、24、31、32组成的充电电路、由恒流源64以及晶体管26、27、34、35组成的放电电路虽然充电和放电不同，但因为进行同样的动作，所以在图37中只说明放电电路的动作。现在，因为P晶体管35阈值电压的绝对值|VTP’|比P型晶体管27的阈值电压的绝对值|VTP|也只大VOFb，所以假设在放电电路一侧有偏移电压VOFb，在充电电路一侧没有偏移电压VOFa。
在初始状态下，在把开关S1b～S3b设置为断开状态的同时把开关S4b设置为接通状态，在节点N20b、N122b、N30b、N121上保持前一次的电位VI’。在时刻t1如果把开关S1b、S2b设置为接通状态，则节点N20b、N122b、N30b、N121的电位V20b、V122b、V30b、VO都变为与输入电位VI相等的电位。另外，节点N27的电位V27为V27＝VI-|VTP|-VTN。虽然P型晶体管35的阈值电压的绝对值|VTP’|比V型晶体管27的阈值电压的绝对值|VTP|也只高VOFb，但V20b、V122b、V30b、VO都为与VI相等的电位，这是因为输出节点N121由充电电路充电到输入电位VI，不充电到超过VI的缘故。
以下，在时刻t2开关S4b被设置为断开状态，充电电路的输出节点N30a和放电电路的输出节点N30b被电切断。以下在时刻t3如果信号φR从“L”电平上升到“H”电平，则经由电容器126b通过电容耦合作用，节点N30b、N122b的电位V30b、V122b只上升规定电压。由此，晶体管34、35导通，节点N30b、N122b的电位V30b、V122b上升到VI+VOFb，电容器122b被充电到VOFb。
节点N30b、N122b的电位V30b、V122b稳定后，在时刻t4开关S1b、S2b被设置为断开状态，进而，在时刻t5如果开关S3b被设置为断开状态，则在从输入电位VI减算偏移电压VOFb的电位VI-VOF被施加到节点N20b。由此，节点N27的电位V27变为V27＝VI-VTN-|VTP|-VOFb，节点N30b、V122b的电位V30b、V122b与输入电位VI同电平。
虽然放电电路的输出电位V30b从时刻t1开始变为V30b＝VI，但时刻t1～t2的期间不超过由配线电容等保持的电位，当有正极性的干扰的情况下V30b上升到VI+VOFb。与此相对在时刻t5以后，即使有正极性的干扰，因为由晶体管34、35放电，所以V30b被维持在VI。
以下在时刻t6开关S3b被设置为断开状态，进而在时刻t7如果开关S4b被设置为断开状态，则负载电容36由驱动电路驱动。在时刻t8如果信号φR下降到“L”电平则返回初始状态。在时刻t8中，因为输出电阻低，所以即使信号φR上升到“L”电平输出电位V也几乎没有变化。在放电电路一侧也进行同样的动作，输出电位VO被维持在VI。
以下，说明本实施例9的各种变形例子。图38的带偏移补偿功能的驱动电路127是从图35的带偏移补偿功能的驱动电路125中除去了N型晶体管23、34以及P型晶体管27、32的电路。在此变形例子中，电路占有面积小。
图39的带偏移补偿功能的驱动电路130是分别用N型晶体管131a以及P型晶体管131b置换图35的带偏移补偿功能的驱动电路125的电容器126a、126b的电路。N型晶体管131a被连接在第8电源电位V8的线和节点N30a之间，其栅极接受复位信号φR’。P型晶体管131b被连接在节点N30b和第9电源电位V9的线之间，其栅极接受复位信号φR’的互补信号/φR’。
通常时，信号φR’、/φR’分别被设置为“L”电平以及“H”电平，N型晶体管131a以及P型晶体管131b都被设置为非导通。在图36以及图37的时刻t3，信号φR’只在规定时间脉冲式被设置为“H”电平，与此同时信号/φR’只在规定时间脉冲式被设置为“L”电平。由此，N型晶体管131a脉冲式地导通，在节点N30a的电位V30a降低到第8电源电位V8的同时，P型晶体管131b被脉冲式地导通，节点N30b的电位V30b上升到第9电源电位V9。其后，在图36中说明的情况下节点N30a被充电到VI-VOF，在图37中说明的情况下节点N30b被充电到VO+VOF。在此变形例子中，即使在图36以及图37的时刻t8中，也不会在输出电位VO中产生干扰。进而，信号φR’、/φR’的脉冲宽度被设定为需要的最小限度的值。
图40的带偏移补偿功能的驱动电路132是在图20的驱动电路80上追加了由电容器122a、122b、126a、126b以及开关S1a～S4a、S1b～S4b组成的偏移补偿电路的电路。在图36以及图37的时刻t1～t2的期间在信号/φP被脉冲性设置为“L”电平的同时把信号φP脉冲式地设置为“H”电平。在此变形例子中，因为节点N22、N27的电位V22、V27迅速达到规定值，所以可以谋求动作速度的高速化。
图41的带偏移补偿功能的驱动电路133是从图40的带偏移补偿功能的驱动电路132中除去N型晶体管23、34以及P型晶体管27、32的电路。在此变形例子中，电路占有面积小。
图42的带偏移补偿功能的驱动电路135是在图22的带偏移补偿功能的驱动电路85上附加由电容器122a、122b、126a、126b以及开关S1a～S4a、S1b～S4b组成的偏移补偿电路的电路。在此变形例子中，在信号/φP、φP分别变为“L”电平以及“H”电平，由此晶体管81、82导通时，同时因为晶体管86、87变为非导通，所以可以防止贯通电流流过，实现消耗电流减小。
图43的带偏移补偿功能的驱动电路136是从图42的带偏移补偿功能驱动电路135中除去了N型晶体管23、34以及P型晶体管27、32的电路。在此变更例子中，电路占有面积减小。
图44的带偏移补偿功能的驱动电路140是在图24所示的驱动电路90上附加由电容器122a、122b、126a、126b以及开关S1～S4a、S1b～S4b组成的偏移补偿电路的电路。在此变形例子中，因为在信号/φP被设置为“L”而电平P型晶体管81导通时，P型晶体管24的漏极被设置为“H”电平，在信号φP被设置为“H”电平而N型晶体管82导通时N型晶体管26的漏极被设置为“L”电平，所以可以防止贯通电流流过，消耗电力减小。
图45的带偏移补偿功能的驱动电路141是从图44的带偏移补偿功能的驱动电路140中除去N型晶体管23、34以及P型晶体管27、32的电路。在此变形例子中，电路占有面积小。
图46的带偏移补偿功能的驱动电路145是在图26的带偏移补偿功能的驱动电路95中附加由电容器122a、122b、126a、126b以及开关S1a～S4a、S1b～S4b组成的偏移补偿电路的电路。在图36以及图37的时刻t1～t2的期间在信号φB被脉冲式设置为“H”电平的同时，把信号/φB脉冲式设置为“L”电平。在此变形例子中，因为节点N22、N27的电位V22、V27迅速达到规定值，所以可以谋求动作速度的高速化。
图47的带偏移补偿功能的驱动电路146是从图46的带偏移补偿功能的驱动电路145中除去N型晶体管23、34、100以及P型晶体管27、32、105的电路。在该变形例子中，电路占有面积小。
图48的带移位补偿功能的驱动电路150是在图29的驱动电路110上附加由电容器122a、122b、126a、126b以及开关S1～S4a、S1b～S4b组成的偏移补偿电路的电路。在图36以及图37的时刻t1～t2的期间在把信号φB脉冲式设置为“H”电平的同时把信号/φB脉冲式地设置为“L”电平。在该变更例子中，因为节点N22、N27的电位V22、V27迅速达到规定值，所以可以谋求动作速度的高速化。
图49的带偏移补偿功能的驱动电路151是从图48的带偏移补偿功能的驱动电路150中除去N型晶体管23、34以及P型晶体管27、32的电路。在此例子中，电路的占有面积减小。
[实施例10]
图50是展示本发明的实施例10的采样保持电路的带偏移补偿功能的驱动电路155的构成的电路图。在图50中，此带偏移补偿功能的驱动电路155和图46的带偏移补偿功能的驱动电路145的不同点在于：追加开关S5以及电容器156，和分别用升压信号φB1、/φB1置换升压信号φB、/φB。
开关S5被连接在开关S4a、S4b间的节点和输出节点121之间。电容器156被连接在开关S4a、S4b间的节点和接地电位GND的线之间。电容器156的电容值被设定为比负载电容36的电容值还小。
图51是展示图50所示的带偏移补偿功能的驱动电路155的动作的时序图。是和图36对比的图。在此也只说明充电电路一侧的动作。参照图51，直至时刻t9开关S5被设置为断开状态，因为负载电容36被电分离，所以例如在时刻t1～t2电位V22、V30a、V122a迅速达到输入电位VI。
在时刻t9如果开关S5被设置为接通状态，则与被连接在输出节点N121上的数据线的电位VO对应，开关S4a、S4b间的电位V156变化。在图51中，展示了数据线的电位VO比V156还低的情况，在时刻t9当电位V156下降后，由于由晶体管31、32提供电流而电位V156徐徐上升。以下在时刻t10信号φB1从“L”电平上升到“H”电平，节点N22的电位V22脉冲地上升，流过N型晶体管31的电流增加，电位V156＝VO迅速达到输入电位VI。
图52是展示图50所示的带偏移补偿功能的驱动电路155的动作的另一时序图。是和图37对比的图。在此也只说明放电电路一侧的动作。参照图52，直至时刻t9开关S5被设置为断开状态，因为负载电容36被电分离，所以例如在时刻t1～t2电位V27、V30b、V122b迅速达到输入电位VI。
在时刻t9如果开关S5被设置为接通状态，则与被连接在输出节点N121上的数据线的电位VO对应，开关S4a、S4b间的电位V156变化。在图52中，展示了数据线的电位VO比V156还高的情况，在时刻t9当电位V156上升后，由于晶体管34、35流出电流，电位V156徐徐下降。
以下在时刻t10信号/φB1从“H”电下降到“L”电平，节点N27的电位V27脉冲式下降，流过P型晶体管35的电流增加，电位V156＝VO迅速达到输入电位VI。
在此实施例10中，即使负载电容36的电容值大，也可以得到快速的动作。
[实施例11]
图53是展示本发明的实施例11的带偏移补偿功能的驱动电路157的构成的图。参照图53，此带偏移补偿功能的驱动电路157和图50的带偏移补偿功能的驱动电路155的不同点在于：除去了电容器156，和开关S5的通/断定时以及信号φB1、/φB1的电平变化的定时。
图54是展示图53所示的带偏移补偿功能的驱动电路157的动作的时序图。在此，假设N型晶体管31的阈值电压VTN’是比N型晶体管23的阈值电压VTN只大VOF的值。在初始状态下，在开关S1a～S3a、S1b～S3b变为断开状态的同时，开关S4a、S4b、S5被设置为接通状态，节点N30a、N30b、N20a的电位V30a、V30b、V20a都为前一次的输入电位(在图中是VH)。
在时刻t1如果开关S5被设置为断开状态，则开关S30a、S30b间的节点和负载电容36被电分离。在时刻t2在开关S1a、S1b、S2a、S2b被设置为接通状态的同时，输入电位VI被设定为此次的电位(在图中是VL)。这样，节点N30a、N30b、N20b的电位V30a、V30b、V20b都是VI＝VL。尽管N型晶体管31的阈值电压VTN’比其他的N型晶体管的阈值电压VTN只高VOF，但V30a、V30b为VI＝VL的原因是，虽然放电电路把节点N30a、N30b放电到BI＝VL，但不会放电到其以下的缘故。
在时刻t3开关S4a、S4b被设置为断开状态，充电电路和放电电路被电分离。在时刻t4在复位信号/φR从“H”电平下降到“L”电平的同时，信号φR从“L”电平上升到“H”电平。由此，在节点N30a的电位V30a从VL开始被脉冲地降压后变为VL-VOF的同时，节点N30b的电位V30b从VL被脉冲式升压后变为VL。
在时刻t5开关S1a、S1b、S2a、S2b被设置为断开状态，以下在时刻t6如果开关S3a、S3b被设置为接通状态，则节点N20a的电位V20a为VL+VOF，偏移电压VOF被消除，节点N30a的电位V30a变为VI＝VL。
如果在时刻t7开关S3a、S3b被设置为断开状态，以下在时刻t8开关S4a、S4b、S5被设置为接通状态，因为负载电容36被充电到前一次的电位的VH，所以节点N30a、N30b的电位V30a、V30b暂时上升后徐徐下降。在时刻t9在信号从φB1从“L”上升到“H”电平的同时，信号/φB1从“H”电平下降到“L”电平。
这样，在经由电容器76节点N22的电位V22上升的同时，经由电容器77节点N27的电位V27下降。这时，进行向输出节点N121输出“L电平”VL的动作，P型晶体管35的导通电阻值因为比N型晶体管31的导通电阻值还低，所以由V27产生的电平下降作用比因V22的电平上升作用还强，节点N30a、N30b、N121的电位V30a、V30b、VO迅速下降达到VL。
在本实施例11中，可以谋求动作速度的高速化。
[实施例12]
图55是展示本发明的实施例12的采样保持电路的推动(push)型驱动电路160的构成的电路图。在图55中，该推动(push)型驱动电路160具备电平移位电路61、负载电路30以及恒流源电路161。电平移位电路61以及负载电路30和图12所示的电路相同。
即，电平移位电路61包含：被串联连接在第3电源电位V3(15V)的节点和接地电位GND的节点之间的恒流源62、N型晶体管23以及P型晶体管24。恒流源62如图56所示，包含P型晶体管65、66以及电阻元件67。P型晶体管65被连接在第3电源电位V3的节点和N型晶体管23的漏极(节点N22)之间，P型晶体管66以及电阻元件67被串联连接在第3电源电位V3的节点和接地电位GND的节点之间。P型晶体管65、66的栅极都与P型晶体管66的漏极连接。P型晶体管65、66构成电流镜像电路。在P型晶体管66以及电阻元件67上流过与电阻元件67的电阻值相应的值的电流，在P型晶体管65上流过与在P型晶体管66上流过的恒流值相应的值的恒定电流。N型晶体管23的栅极与其漏极(节点N22)连接。N型晶体管23构成二极管元件。P型晶体管24的栅极被连接在输入节点N20上。恒流源62的电流值被设定为为了在晶体管23、24的各自上产生规定的阈值电压所需要的最小限度的值。
如果把输入节点N20的电位(灰度电位)设置为VI，把P型晶体管的阈值电压设置为VTP，把N型晶体管的阈值电压设置为VTN，则P型晶体管24的源极(节点N23)的电位V23以及N型晶体管23的漏极(节点N22)的电位V22分别为V23＝VI+|VTP|，V22＝VI+|VTP|+VTN。因而，电平移位电路61输出使输入电位VI只电平移位|VTP|+VTN的电位V22。
负载电路30包含被串联连接在第6电源电位V6(15V)的节点和输出节点N30之间的N型晶体管31以及P型晶体管32。N型晶体管31的栅极接受电平移位电路61的输出电位22。P型晶体管32的栅极与其漏极连接。P型晶体管32构成二极管元件。N型晶体管31因为为了在饱和区域上动作而设定第6电源电位V6，所以N型晶体管31进行所谓的源跟随动作。
恒流源161被连接在输出节点N30和接地电位GND的节点之间。恒流源161如图56所示包含N型晶体管162、163以及电阻元件164。N型晶体管162被连接在输出节点N30和接地电位GND的节点之间，电阻元件164以及N型晶体管163被串联连接在第6电源电位V6的节点和接地电位GND的节点之间。N型晶体管162、163的栅极都连接在N型晶体管163的漏极上。N型晶体管162、163构成电流镜像电路。在电阻元件164以及N型晶体管163上流过与电阻元件164的电阻值对应值的恒定电流，在N型晶体管162上流过与在N型晶体管163上流过的恒流值相应值的恒定电流。恒流源161的电流值被设置在为了在晶体管31、32的各自上产生规定的阈值电压所需要的最小限度的值。
N型晶体管31的源极(节点N31)的电位V31为V31＝V22-VTN＝VI+|VTP|，输出节点N30的电位VO为VO＝V31-|VTP|＝VI。
在本实施例12中，因为只要流过为了在晶体管23、24、31、32的各自中产生规定的阈值电压所需要的最小限度值的贯通电流即可，所以使消耗电流减小。
另外，图57是展示本实施例12的变形例子的推动(push)型驱动电路165的构成的电路图。参照图57，此驱动电路165和图56的驱动电路160的不同之处在于：除去了电阻元件164，由2个恒流源62和161共用电阻元件67。电阻元件67以及N型晶体管163被串联连接在P型晶体管66的源极和接地电位GND的节点之间。N型晶体管163的栅极与其漏极连接。在此变形例子中，可以防止因电阻元件67和164的电阻值的离散而产生移位电压。
另外，图58的推动(push)型驱动电路166是从图55的推动(push)型驱动电路160中除去连接成二极管的晶体管23、32的电路。输出电位VO为VO＝VI+|VTP|-VTN。但是，如果设定为|VTP|≈VTN，则VO≈VI。或者如果考虑把|VTP|-VTN的值作为移位值使用，则可以和图55的驱动电路160一样使用。在本变形例中，因为除去了晶体管23、32，所以可以减小电路的占有面积。
另外，可以用电阻元件置换各个恒流源62、161。这种情况下，可以谋求电路构成的简化。
[实施例13]
图59是展示本发明实施例13的采样保持电路170的构成的电路图。在图59中，此驱动电路170包含电平移位电路63、恒流源171以及下拉电路33。电平移位电路63以及下拉电路33和图12所示的电路相同。
即，电平移位电路63包含：被串联连接在第4电源电位V4(5V)的节点和第5电源电位V5(-10V)的节点之间的N型晶体管26、P型晶体管27以及恒流源64。N型晶体管26的栅极接受输入节点N20的电位VI。P型晶体管27的栅极被连接在其漏极(节点N27)上。P型晶体管27构成二极管元件。恒流源64的电流值被设定为为了在晶体管26、27的各自上产生规定的阈值电压所需要的最小限度的值。
N型晶体管26的源极(节点N26)的电位V26是V26＝VI-VTN。P型晶体管27的漏极(节点N27)的电位V127是V27＝VI-VTN-|VTP|。因而，电平移位电路63输出使输入电位VI只电平移位-VTN-|VTP|的电位V27。
恒流源171被连接在第4电源电位V4的节点和输出节点N30之间。下拉电路33包含被串联连接在第7电源电位V7(-10V)的节点和输出节点N30之间的P型晶体管35以及N型晶体管34。P型晶体管35的栅极接受电平移位电路63的输出电位V27。N型晶体管34构成二极管元件。P型晶体管35因为如在饱和区域上动作那样设定第7电源电位V7，所以P型晶体管35进行所谓的源极跟随动作。恒流源71的电流值被设置在为了在晶体管34、35的各自上产生规定的阈值电压所需要的最小限度的值。
P型晶体管35的源极(节点N34)的电位V34为V34＝V27+|VTP|＝VI-VTN，输出节点N30的电位VO为VO＝V34+VTN＝VI。
在本实施例13中，因为只要流过为了在晶体管26、27、34、35的各自中产生规定的阈值电压所需要的最小限度值的贯通电流即可，所以使消耗电流减小。
另外，图60是展示本实施例13的变形例子的牵引(pull)型驱动电路172的构成的电路图。参照图60，此牵引驱动电路172是从图59的牵引型驱动电路170中除去连接成二极管的晶体管27、34的电路。输出电位VO为VO＝VI+|VTP|-VTN。但是，如果设定为|VTP|≈VTN，则VO≈VI。或者如果考虑把|VTP|-VTN的值作为移位值使用，则可以和图59的驱动电路170一样使用。在本变形例中，因为除去了晶体管27、34，所以可以减小电路的占有面积。
另外，可以用电阻元件置换恒流源164、171的各自。这种情况下，可以谋求电路构成的简化。
[实施例14]
图61是展示本发明的实施例14的驱动电路175构成的电路图。在图61中，此驱动电路175是组合图55的推动(push)型驱动电路160、图59的牵引(pull)型驱动电路170的电路。电平移位电路61的P型晶体管24的栅极以及电平移位电路63的N型晶体管26的栅极接受输入节点N20的电位VI。负载电路30的P型晶体管32的漏极以及下拉电路33的N型晶体管34的漏极，都连接在输出节点N30上。
当输出电位VO比输入电位VI高的情况下，在负载电路30的晶体管31、32为非导通的同时，下拉电路33的晶体管34、35导通，输出电位VO下降。当输出电位VO比输入电位VI还低的情况下，在下拉电路33的晶体管34、35导通的同时，负载电路30的晶体管31、32导通，输出电位VO上升。因而，VO＝VI。
此驱动电路175作为推动(push)型驱动电路、牵引型驱动电路，或者推动(push)牵引(pull)型驱动电路使用。当驱动电路175作为推动(push)型驱动电路使用的情况下，下拉电路33的晶体管34、35的电流驱动能力与负载电路30的晶体管31、32的电流驱动能力相比被设定在非常低的小电平。当驱动电路175作为牵引型驱动电路使用的情况下，负载电路30的晶体管31、32的电流驱动能力与下拉型电路33的的晶体管34、35的电流驱动能力相比被设定在非常小的电平。当驱动电路175作为推动(push)牵引(pull)型驱动电路使用的情况下，负载电路30的晶体管31、32的电流驱动能力与下拉电路33的的晶体管34、35的电流驱动能力相比被设定在同样的电平。
即使在本实施例14中，也可以得到贯通电流小的驱动电路175，可以谋求消耗电力的降低。
另外，图62是展示本实施例14的变形例子的驱动电路176的构成的电路图。参照图62，此驱动电路176是从图61的驱动电路170中删除连接成二极管的晶体管23、27、32、34的电路。输出电位VO是VO＝VI+|VTP|-VTN。但是，如果设定为|VTP|≈VTN，则VO≈VI。或者，如果考虑把|VTP|-VTN的值作为移位值使用，则可以同时使用图61的驱动电路175。在此变形例子中，因为除去了晶体管23、27、32、34，所以可以减小电路的占有面积。
另外，图63是展示本实施例14的另一变形例子的驱动电路180的构成的电路图。在图63中，此驱动电路180分别用电平移位电路181、183置换图61的驱动电路175的电平移位电路61、63。电平移位电路181用电阻元件182置换电平移位电路61的恒流源62。电平移位电路183用电阻元件184置换电平移位电路63的恒流源64。电阻元件182、184的电阻值被设定成使电阻元件182、184流过和恒流源62、64同等程度的电流那样的值。即使在此变形例子中，也可以得到和图16的驱动电路175同样的效果。
另外，图64是展示本实施例14的又一变形例子的驱动电路185的构成的电路图。参照图64，此驱动电路185和图61的驱动电路175的不同点在于：恒流源161被连接在输出节点N30和第5电源电位V5的节点之间，恒流源171被连接在第3电源电位V3的节点和输出节点N30之间。
恒流源62、64、161、171如图65所示，用电阻元件67、P型晶体管65、66、189，以及N型晶体管186～188构成。P型晶体管66、电阻元件67以及N型晶体管186被串联连接在第3电源电位V3的节点和第5电源电位V5的节点之间。P型晶体管66的栅极连接在其漏极上，N型晶体管186的栅极连接在其漏极上，晶体管66、186各自构成二极管元件。
P型晶体管65被连接在第3电源电位V3的节点和节点N22之间，其栅极连接在P型晶体管66的栅极上。P型晶体管189被连接在第3电源电位V3的节点和输出节点N30之间，其栅极连接在P型晶体管66的栅极上。P型晶体管66、65、189构成电流镜像电路。在各个P型晶体管65、189上流过与在P型晶体管66上流过的电流相应值的电流。P型晶体管65、189分别构成恒流源62、171。
N型晶体管187被连接在第5电源电位V5的节点和节点N27之间，其栅极被连接在N型晶体管186的栅极上。N型晶体管188被连接在第5电源电位V5的节点和输出节点N30之间，其栅极与N型晶体管186的栅极连接。N型晶体管186～188构成电流镜像电路。在各个N型晶体管187、188上流过与在N型晶体管186上流过的电流相应值的电流。N型晶体管187、188分别构成恒流源64、161。其他的构成以及动作因为和图61的驱动电路175相同，所以不重复其说明。即使在变形例子中，也可以得到和图61的驱动电路175同样的效果。
[实施例15]
图66是展示本发明的实施例15的彩色液晶显示装置的主要部分的电路图，是和图3对应的图。参照图66，本彩色液晶显示装置和实施例1的彩色液晶显示装置的不同点在于：液晶单元2的一电极代替驱动电路20的输出节点N30而与输入节点N20连接。
当节点N30和N20的电位差大的情况下，经由开关16的寄生电阻(电阻元件18)在节点N30和N20之间流过漏电流，节点N20的电位变化。但是节点N30和N20的电位差如果是驱动电路20的通常的偏移电压左右，则节点N30和N20之间的漏电流小到可以忽视的程度，节点N20的电位没有变化。因而，数据线6的灰度电位V被正确地施加给液晶单元2的一电极，可以得到正确的光透过率。
进而，当然用实施例1～14所示的其它驱动电路置换驱动电路20也可以得到同样的效果。驱动电路因为是不具有偏移补偿功能的简易构成所以不会影响。
[实施例16]
图67是展示本发明的实施例16的彩色液晶显示装置主要部分的电路图，是和图66对比的图。参照图67，本彩色液晶显示装置和实施例15的彩色液晶显示装置的不同点在于：用采样保持电路190置换采样保持电路14。
采样保持电路190是用推动(push)型驱动电路191置换采样保持电路14的驱动电路20，并追加了电容器192的电路。电容器192的一电极与推动(push)型驱动电路191的输出节点N30连接，另一电极接受共用电位VCOM。推动(push)型驱动电路191如图68所示，包含电平移位电路21、负载电路30、开关201～203以及电阻元件204。电平移位电路21以及负载电路30的构成以及动作如图4以及图5中说明的那样。
开关201的一方电极接受第3电源电位V3，其另一电极经由电阻元件22连接在节点N22上。开关202的一电极接受第6电源电位V6，其另一电极与N型晶体管31的漏极连接。开关203连接在P型晶体管32的漏极和输出节点N30之间。电阻元件204连接在P型晶体管32的漏极和接地电位GND的线之间。
图69是展示本推动(push)型驱动电路191的动作的时序图。开关201～203在规定周期(t3-t1)中只在规定时间(t2-t1)接通。如果开关201～203被接通，则在电阻元件22、204上分别流过电流I1、I2，电容器192被充电变为VO＝VI。如果开关201～203被断开，则电容器192的电荷例如因数据线泄露而VO徐徐下降。为了VO的下降部分ΔV在容许范围内而设定开关201～203的接通时间和断开时间的比。
在本实施例16中，除了可以得到和实施例15相同的效果外，因为间歇地接通/断开驱动电路191的电源，所以可以谋求消耗电流的降低。
进而，开关201如果和电阻元件22、N型晶体管23以及P型晶体管24串联连接，则可以设置在任何位置。例如可以把开关201和电阻元件22的位置颠倒。另外，开关202如果和N型晶体管31、P型晶体管32以及电阻元件204串联连接，则可以设置在任何位置。
以下，说明本发明的实施例16的变形例子。图70的牵引(pull)驱动电路205包含：电平移位电路25、下拉电路33、开关206～208以及电阻元件209。电平移位电路25以及下拉电路33的构成以及动作与在图4以及图5中说明的一样。开关206的一电极接受第5电源电位V5，其另一电极经由电阻元件28与节点N27连接。开关207的一电极接受第7电源电位V7，其另一电极与P型晶体管35的漏极连接。开关208被连接在N型晶体管34的漏极和输出节点N30之间。电阻元件209被连接在N型晶体管34的漏极和第4电源电位V4的线之间。开关206～208和在图68以及图69中所示的开关201～203同样的接通/断开。此变形例子也可以谋求消耗电力的降低。
图71的推动(push)牵引(pull)型驱动电路210是组合图68是推动(push)型驱动电路191和图70的牵引型驱动电路205的电路。但是，开关208被除去，P型晶体管32的漏极以及N型晶体管34的漏极都经由开关203连接在输出节点N30上。开关201～203、206、207同时开/关。在此变形例子中也可以谋求消耗电力的降低。
图72的推动(push)牵引(pull)型驱动电路215是从图71的推动(push)牵引(Pull)型驱动电路210中除去开关206、207，在推动(push)一侧和牵引一侧共用开关201、202的电路。N型晶体管26的漏极被连接在开关201和电阻元件22之间的节点上。N型晶体管34的漏极经由电阻元件209连接在N型晶体管31的漏极上。在此变形例子中，减少了开关个数。
在图73的彩色液晶显示装置中，液晶单元2的一电极被连接在推动(push)型驱动电路191的输出节点N30上。在此变更例子中也可以谋求消耗电力的下降。
[实施例17]
图74是展示本发明的实施例17的图像显示装置的主要部分的电路图。此图像显示装置的整体构成和图1的彩色液晶显示装置一样，在扫描线4和数据线6的各交叉部分上设置EL元件220以及采样保持电路221。用在数据线6上流过与图像信号相应的电平的灰度电流IG的电流源230置换水平扫描电路8的灰度电位发生电路10以及驱动电路13。
采样保持电路221包含：P型晶体管222、电容器223、驱动电路224以及开关225～229。P型晶体管222、开关228以及EL元件220被串联连接在电源电位VCC的线和接地电位GND的线之间。电容器223被串联连接在P型晶体管222的源极以及栅极之间。开关225、226被串联连接在P型晶体管222的栅极以及漏极之间。开关227被连接在数据线6和P型晶体管222的漏极之间。驱动电路224以及开关229被连接在P型晶体管222的栅极和开关225、226间的节点之间。开关225～229由扫描线4控制开/关。
当扫描线4被设置为选择电平的“H”电平的情况下，在开关225～227被设置在开的同时开关228、229被设置在关。由此，P型晶体管222由开关225、226连接成二极管，从电源电位VCC的线经由P型晶体管222、开关227以及数据线6在电流源230上流过与图像信号相应的电平的灰度电流IG。这时，P型晶体管222的栅极变为与灰度电流IG相应的电平电位，电容器223被充电至P型晶体管222的源极-栅极间电压。
如果扫描线4下降到非选择电平的“L”，则在开关225～227被断开的同时，开关228、229接通。因为P型晶体管222的栅极电位由电容器223保持，所以从电源电位VCC的线经由P型晶体管222、开关228以及EL元件20在接地电位GND的线上流过灰度电流IG，EL元件220以与灰度电流IG相应的亮度发光。
这时，因为由驱动电路224把开关225、226间的节点电位保持在P型晶体管222的栅极电位，所以P型晶体管222的栅极电位被保持一定，EL元件220以一定的亮度连续发光。
进而，当没有驱动电路224以及开关226、229的情况下，经由开关225、227的寄生电阻在P型晶体管222的栅极和数据线6之间流过漏电流，P型晶体管222的栅极电位变化，EL元件220的亮度变化。
[实施例18]
图75是展示本发明的实施例18的图像显示装置的主要部分的电路图。此图像显示装置的整体构成和图1的彩色液晶显示装置一样，在扫描线4和数据线6的各交叉部分上设置EL元件220以及采样保持电路231。用在数据线6上流过与图像信号相应的电平的灰度电流IG的电流源240置换水平扫描电路8的灰度电位发生电路10以及驱动电路13。
采样保持电路231包含：N型晶体管232、电容器233、驱动电路234以及开关235～239。EL元件220、开关238以及N型晶体管232被串联连接在电源电位VCC的线和接地电位GND的线之间。开关235被连接在数据线6和N型晶体管232的漏极以及栅极之间。开关236、237被串联连接在N型晶体管232的漏极以及栅极之间。电容器233被连接在N型晶体管232的栅极以及源极之间。驱动电路234以及开关239被串联连接在N型晶体管232的栅极和开关236、237间的节点之间。开关235～239由扫描线4控制开/关。
当扫描线4被设置为选择电平的“H”电平的情况下，在开关235～237被设置为接通的同时开关238、239被设置为断开。由此，N型晶体管232通过开关236、237连接成二极管，从电流源240经由数据线6、开关235以及N型晶体管232在接地电位GND的线上流过与图像信号相应的电平的灰度电流IG。这时，N型晶体管232的栅极变为与灰度电流IG相应的电平电位，电容器233被充电至N型晶体管230的栅极-源极间电压。
如果扫描线4下降到选择电平的“L”电平，则在开关235～237断开的同时，开关238、239接通。因为N型晶体管232的栅极电位由电容器233保持，所以从电源电位VCC的线经由EL元件220、开关238以及N型晶体管232在接地电位GND的线上流过灰度电流IG，EL元件220以与灰度电流IG相应的亮度发光。
这时，因为由驱动电路234把开关236、237间的节点电位保持在N型晶体管232的栅极电位，所以N型晶体管232的栅极电位被保持一定，EL元件220以一定的亮度连续发光。
进而，当没有驱动电路234以及开关236、239的情况下，经由开关235、237的寄生电阻在N型晶体管232的栅极和数据线6之间流过漏电流，N型晶体管232的栅极电位变化，EL元件220的亮度变化。
进而，在以上的实施例1～18中，说明了使用液晶单元2、EL元件51、220的有源矩阵型显示装置，但本发明当然也可以适用于使用其他任何电-光转换元件的有源矩阵型显示装置。
此次展示的实施例其所有方面只是示例，并不是限制。本发明的范围并不是上述说明，而是包含由权利要求的范围所示的，和权利要求的范围均等的意义以及范围内的全部变形。