一种用于嵌入式计算机系统的系统主板.pdf

本发明涉及一种用于嵌入式计算机系统的系统主板，包括一中央处理器芯片、一同步动态随机存储芯片、一启动芯片、一快闪存储芯片及一现场可编程门阵列芯片等，各个芯片之间通过通过数据总线和地址总线进行通讯，在系统主板上还定义有X端口和X端口总线，X端口总线分别连接到系统主板外的双串口和备份启动芯片，且系统主板与嵌入式计算机系统的连接是基于COMPACT PCI总线和X端口总线结构。本发明提供的高性能计算机主板，功能强大，处理能力强，体积较小，功耗适中。适用于航空航天等领域，特别适合对处理能力要求较高的项目。

1、  一种用于嵌入式计算机系统的系统主板，包括一中央处理器芯片和同步动态随机存储芯片，其特征在于：还包括一启动芯片、一快闪存储芯片及一现场可编程门阵列芯片，上述芯片之间通过数据总线和地址总线进行通讯，在所述系统主板上还定义有X端口和X端口总线，X端口分别连接到系统主板外的双串口芯片和备份启动芯片，系统主板与嵌入式计算机系统基于COMPACT PCI总线和X端口总线结构连接。

2、  如权利要求1所述的一用于嵌入式计算机系统的系统主板，其特征在于所述系统主板的中央处理器芯片的只读存储空间分为RCS0地址空间和RCS1地址空间两部分，其中RSC0地址空间的一部分用作启动芯片的地址空间，一部分用作输入/输出端口使用，称为X端口；RCS1空间被配置成快闪存储地址空间，为分区结构，用作存放用户程序。

3、  如权利要求2所述的一用于嵌入式计算机系统的系统主板，其特征在于通过现场可编程门阵列芯片的译码逻辑，X端口的部分空间被用作X端口片选、双串口片选、PCI设备的复位、喂狗、中断读入及中断隔离控制等辅助逻辑。

4、  如权利要求1所述的一用于嵌入式计算机系统的系统主板，其特征在于，SYSEN#信号被引入中央处理器芯片内，控制中央处理器芯片的MAA1信号，当MAA1为高，中央处理器芯片工作在主模式下，相应的系统主板也工作在主模式下，当MAA1为低，中央处理器芯片工作在从模式下，相应的系统主板也工作在从模式下；SYSEN#信号同时被引入系统主板中的现场可编程门阵列芯片中，控制备份启动芯片的地址、数据总线，当系统主板工作在主模式板时，备份启动芯片的地址、数据总线通，当系统主板工作在从模式时，备份启动芯片的地址、数据总线为高阻态。

5、  如权利要求1和4所述的一用于嵌入式计算机系统的系统主板，其特征在于所述现场可编程门阵列芯片完成辅助逻辑，包括对所述快闪存储芯片、启动芯片、X端口地址、控制总线的驱动；同时所述启动芯片和X端口为+5V芯片，所述系统主板利用现场可编程门阵列芯片的5V Tolerance特性实现+3.3V的LVTTL电平同+5V的HCMOS电平的转换；且所述系统主板的启动引导程序在系统主板外的板卡上有冗余备份，主、备份引导程序占用相同的物理空间，现场可编程门阵列芯片根据控制逻辑，保证只有工作在主模式下的系统主板使用X端口功能，也只有处于主模式下的系统主板可使用备份引导程序。

6、  如权利要求1所述的一用于嵌入式计算机系统的系统主板，其特征在于，BOOTSEL信号被引入现场可编程门阵列芯片中，通过所述现场可编程门阵列芯片内的逻辑开关，控制启动的方式，当BOOTSEL信号为低时，所述启动芯片的地址、数据总线被开启，所述备份启动芯片的地址、数据总线被隔离；同样当BOOTSEL信号为高时，备份启动芯片的地址、数据总线被开启，启动芯片的地址、数据总线被隔离。

7、  如权利要求4和6所述的一用于嵌入式计算机系统的系统主板，其特征在于输入SYSEN#信号为低时，输入BOOTSEL信号为低，系统从位于工作在主模式下的系统主板上的启动芯片启动，BOOTSEL信号为高，系统从位于外部接口上的备份启动芯片启动；当输入SYSEN#信号为高时，系统只能从位于工作在主模式下的系统主板上的启动芯片启动。

8、  如权利要求3和4所述的一用于嵌入式计算机系统的系统主板，其特征在于除所述喂狗外的信号当SYSEN#信号为低时有效，当SYSEN#信号为高时被隔离，从而保证工作在主模式下的系统主板对系统资源的控制。

9、  如权利要求1所述的一用于嵌入式计算机系统的系统主板，其特征在于，所述中央处理器芯片的随机存储空间为64M地址空间，数据宽度为64位+8位ECC校验，中央处理器芯片的数据总线直接和同步动态随机存储器芯片的数据总线连接，地址总线须经过10Ω电阻排后和同步动态随机存储器(SDRAM)的地址总线连接，通过配置引脚可以选择SDRAM的工作频率。

10、  如权利要求1所述的一用于嵌入式计算机系统的系统主板，其特征在于，所述CPU板上有一块1553B总线接口芯片，此接口芯片和所述中央处理器芯片的连接是通过PCI总线，在芯片内部集成有PCI桥，将PCI信号转换为本地信号，然后通过1553B总线，主板和外部系统就可以进行通讯，只要提供电源，所述系统主板通过1553B总线和外部设备进行通讯，成为一个单板计算机。

11、  如权利要求1所述的一用于嵌入式计算机系统的系统主板，其特征在于所述系统主板采用了MPC8240系列CPU作为中央处理器芯片。

12、  如权利要求1所述的一用于嵌入式计算机系统的系统主板，其特征在于，所述系统主板满足COMPACT PCI 3U标准或COMPACT PCI 6U标准。

一种用于嵌入式计算机系统的系统主板
技术领域
本发明涉及一种计算机系统主板，尤其涉及应用于航空、航天领域中的高性能、高可靠性的嵌入式计算机系统的系统主板。
背景技术
Compact PCI技术是一种基于标准PCI总线的小巧而坚固的高性能总线技术。1994年PICMG(PCI Computer Manufacturer’s Group，PCI工业计算机制造商联盟)提出了Compact PCI技术，它定义了更加坚固耐用的PCI版本。在电气、逻辑和软件方面，它与PCI标准完全兼容。
Compact PCI板具有以下特点：
PCI局部总线
标准的Eurocard尺寸(根据IEEE 1101.1机械标准)
HD(高密度)2mm引脚与插座连接器(IEC认可，Bellcore)
一、PCI局部总线
PCI即外围设备互联之意，1992年由Intel发布，很快成为商业PC机总线标准。PCI是一种独立于处理器的数据总线，不但性能良好而且价格便宜。PCI局部总线大意两种数据宽度：32位和64位，总线速度可达66MHZ，理论数据处理能力：32位为264MB/S，64位为528MB/S。大多数计算机和操作系统都支持PCI。因为有大量支持PCI的产品，使得PCI产品既便宜又容易买到。拥有这些优势，PCI总线非常适合在高速计算和高速数据通讯领域中应用。
二、欧式插卡机械结构
欧式插卡机械结构是一种由VMEbus推广的工业级包装标准。有两种欧式插卡规格：3U和6U。3U Compact PCI卡尺寸为160mm×100mm，6U卡为160mm×233.35mm，其具体形状如图1所示。Compact PCI卡的前面板符合IEEE 1101.1和IEEE 1101.10标准，并且可以包含可选的EMC密封圈以降低电磁干扰。典型情况下前面板包含I/O接口，LED指示灯和开关。Compact PCI也支持IEEE 1101.11的后面板I/O。由于其易于维护的特性，后面板I/O在电信设备上用的非常普遍。由于所有的连线都连接在后部转接板上，前面的Compact PCI插卡没有任何连线，因此可以在更换板卡时无需重新连线。
三、针孔连接器
Compact PCI使用符合IEC-1076国际标准高密度气密式针孔连接器，其2mm的金属针脚具有低感抗和阻抗，从而减少了高速PCI总线引起的信号反射，使Compact PCI系统在单总线段即可达到8个槽，Compact PCI定义了5种接口：J1到J5，规范只定义了J1和J2的信号线管脚。3U Compact PCI板卡只有J1和J2两个接口，6U板J1到J5都包括。J1和J2在3U和6U Compact PCI板卡上的定义是一样的，因此3U和6U Compact PCI板卡在电气上是可以互换的。
Compact PCI系统由一个或一个以上的Compact PCI段组成，每一个段包括1块系统板(System Slot)和7块外围板(Peripheral Slot)，板与板中心的间距为20.32mm。系统板为所有该段内的板提供仲裁、时钟分配和复位功能。系统板负责执行系统的初始化，管理每一个本地板的IDSEL信号。在物理上，系统板可以插在背板上的任何位置。为了简化问题，规范规定最左边的槽位为系统板的插槽(从背板前面看)，具体的位置如图2所示。系统中卡为垂直安装，以确保适当的散热。气流均匀，散热性好。
Compact PCI总线具有良好的机械特性。它增强了PCI系统在电信或其他条件恶劣的工业环境中的可维护性和可靠性。Compact PCI板遵从Eurocard封装标准，从而为PCI环境增加了工业级别的可靠性与可维护性。Eurocard特性包括大量可选的板卡特性(可有4096个组合)，如前端面板封挡、减少电磁干扰的EMC保护特性等。Compact PCI电路板采用IEC规格的2mm插针插接连接器，其插槽电路板可从机箱前面插入，I/O板可从机箱前面插入也可以从背面插入。Compact PCI的连接器本身是高低不同的针和槽式连接器。这些针槽连接器可提供更快的传播速度，减少总线/连接器接口上的反射，降低噪音，可更好地匹配阻抗，并且提高了机械可靠性。这些针槽连接器、封挡机制等综合在一起，为每一块板与系统间的连接提供更好的支持和耐久性，维护、修理和升级等也都得到明显的简化。
Compact PCI总线是以PCI电气规范为标准的高性能工业用总线。Compact PCI总线易于扩展，可同时支持多达256个的标准PCI总线设备。它可在每个子系统中支持8个插槽，加上桥接芯片后，Compact PCI可很容易地扩展支持到32个插槽。
基于以上Compact PCI总线技术的优点，该总线结构正逐渐取代原有的总线结构，被广泛应用于工业控制等领域的计算机系统中。目前APCI5000系列嵌入式工业控制机采用了Compact PCI总线技术，底板只有一个系统槽，单CPU板，其性能得到了大大提高，但是对于系统可靠性和计算机性能都要求较高的领域，例如航空、航天领域，其可靠性和性能都有待提高。
同时，现代航天科技的高速发展，需要航天计算机的数据处理能力大幅度提高，而目前国内使用的航天计算机还不能达到这样的高要求，为此，基于高性能CPU的计算机主板的研究开发就显得尤为必要。一个航天电子系统是一个典型的层次结构，越向上层，对计算机的处理能力的要求越高，同时对可靠性的要求也越高，不同的功能块对计算机的处理能力要求不相同，数据信息交换的量也不同。目前，我国的航天电子系统在中低处理能力计算机和中低速率数据联网传输方面已有较成熟的技术储备，而在高性能计算机和高速数据传输方面和国际先进水平还有明显的差距。
此外，卫星或飞船系统一般提供给27V电源给载荷，而多数的集成电路芯片采用的电压为5V、3.3V、2.5V等；同时，为了控制和监测计算机系统的工作方式，使其更加有效地为航天工程服务，须采用的先进合理控制逻辑和有效的监测手段。现有计算机系统的结构和板卡的设计都需要进一步的改进。
发明内容
本发明所要解决的技术问题是提供一种用于嵌入式计算机系统地系统主板，提高系统主板的系统性能、处理能力和可靠性，并配合嵌入式计算机双系统的特点，进一步增加所述计算机系统的性能、系统可靠性及稳定性。
为了解决上述技术问题，本发明提供一用于嵌入式计算机系统的系统主板，包括一中央处理器芯片和同步动态随机存储芯片，还包括一启动芯片、一快闪存储芯片及一现场可编程门阵列芯片，上述芯片之间通过数据总线和地址总线进行通讯，在所述系统主板上还定义有X端口和X端口总线，X端口分别连接到系统主板外的双串口芯片和备份启动芯片，系统主板与嵌入式计算机系统基于COMPACT PCI总线和X端口总线结构连接。
在上述方案中，所述系统主板的中央处理器芯片的只读存储空间分为RCS0地址空间和RCS1地址空间两部分，其中RSC0地址空间的一部分用作启动芯片的地址空间，一部分用作输入/输出端口使用，称为X端口；RCS1空间被配置成快闪存储地址空间，为分区结构，用作存放用户程序。
在上述方案中，通过现场可编程门阵列芯片的译码逻辑，X端口的部分空间被用作X端口片选、双串口片选、PCI设备的复位、喂狗、中断读入及中断隔离控制等辅助逻辑。
在上述方案中，SYSEN#信号被引入中央处理器芯片内，控制中央处理器芯片的MAA1信号，当MAA1为高，中央处理器芯片工作在主模式下，相应的系统主板也工作在主模式下，当MAA1为低，中央处理器芯片工作在从模式下，相应的系统主板也工作在从模式下；SYSEN#信号同时被引入系统主板中的现场可编程门阵列芯片中，控制备份启动芯片的地址、数据总线，当系统主板工作在主模式板时，备份启动芯片的地址、数据总线通，当系统主板工作在从模式时，备份启动芯片的地址、数据总线为高阻态。
在上述方案中，所述现场可编程门阵列芯片完成辅助逻辑，包括对所述快闪存储芯片、启动芯片、X端口地址、控制总线的驱动；同时所述启动芯片和X端口为+5V芯片，所述系统主板利用现场可编程门阵列芯片的5V Tolerance特性实现+3.3V的LVTTL电平同+5V的HCMOS电平的转换；且所述系统主板的启动引导程序在系统主板外的板卡上有冗余备份，主、备份引导程序占用相同的物理空间，现场可编程门阵列芯片根据控制逻辑，保证只有工作在主模式下的系统主板使用X端口功能，也只有处于主模式下的系统主板可使用备份引导程序。
在上述方案中，BOOTSEL信号被引入现场可编程门阵列芯片中，通过所述现场可编程门阵列芯片内的逻辑开关，控制启动的方式，当BOOTSEL信号为低时，所述启动芯片的地址、数据总线被开启，所述备份启动芯片的地址、数据总线被隔离；同样当BOOTSEL信号为高时，备份启动芯片的地址、数据总线被开启，启动芯片的地址、数据总线被隔离。
在上述方案中，输入SYSEN#信号为低时，输入BOOTSEL信号为低，系统从位于工作在主模式下的系统主板上的启动芯片启动，BOOTSEL信号为高，系统从位于外部接口上的备份启动芯片启动；当输入SYSEN#信号为高时，系统只能从位于工作在主模式下的系统主板上的启动芯片启动。
在上述方案中，除所述喂狗外的信号当SYSEN#信号为低时有效，当SYSEN#信号为高时被隔离，从而保证工作在主模式下的系统主板对系统资源的控制。
在上述方案中，所述中央处理器芯片的随机存储空间为64M地址空间，数据宽度为64位+8位ECC校验，中央处理器芯片的数据总线直接和同步动态随机存储器芯片的数据总线连接，地址总线须经过10Ω电阻排后和同步动态随机存储器(SDRAM)的地址总线连接，通过配置引脚可以选择SDRAM的工作频率。
在上述方案中，所述CPU板上有一块1553B总线接口芯片，此接口芯片和所述中央处理器芯片的连接是通过PCI总线，在芯片内部集成有PCI桥，将PCI信号转换为本地信号，然后通过1553B总线，主板和外部系统就可以进行通讯，只要提供电源，所述系统主板通过1553B总线和外部设备进行通讯，成为一个单板计算机。
在上述方案中，所述系统主板采用了MPC8240系列CPU作为中央处理器芯片。
在上述方案中，所述系统主板满足COMPACT PCI 3U标准或COMPACT PCI 6U标准。
综上所述，本发明提供的一用于嵌入式计算机系统的CPU板，是根据嵌入式计算机系统双系统、双启动的特点设计的，通过X端口总线和PCI总线与整个计算机系统通讯，且通过X端口和X端口总线连接计算机系统中的电源/控制板上的备份启动芯片，通过引入的SYSEN#信号的高低，控制所述系统主板的主从工作模式，并引入BOOTSEL信号，从而实现所述系统的双启动。由此，本发明提供的高性能计算机系统主板，功能强大，处理能力强，体积较小，功耗适中，且可靠性高。适用于航空航天等领域，特别适合对处理能力要求较高的项目。
附图说明
图1为本发明实施例的系统主板原理图；
图2为本发明实施例的系统主板中现场可编程门阵列芯片控制双启动逻辑图；
图3为本发明实施例的系统主板中X端口地址空间分配图；
图面说明：
系统主板——30；CPU芯片——31；
同步动态随机存储芯片(SDRAM)——32；
启动芯片(BOOTROM芯片)——33；
快闪存储芯片(FLASHDISK)——34；
现场可编程门阵列芯片(FPGA芯片)——35；
PCI-1553B接口芯片——36；
复位及看门狗电路——37；10欧姆电阻——38。
具体实施方式
下面结合附图和具体实施例详细说明本发明的技术方案。
如图1所示，系统主板(CPU板)30遵循Compact PCI 3U标准，尺寸为160mm×100mm，具有J1和J2两插件接口。该系统主板30包括CPU芯片31、同步动态随机存储芯片(SDRAM)32、启动芯片(BOOTROM芯片)33、快闪存储芯片(FLASHDISK)34、现场可编程门阵列芯片(FPGA芯片)35、PCI-1553B接口芯片36、复位及看门狗电路37、10欧姆电阻38、X端口(PORT X)(未示出)、数据总线、地址总线、PCI总线及X端口总线(PORTX总线)等。系统主板和整个计算机系统的连接是基于Compact PCI总线和PORTX总线结构的。
在上述CPU板中CPU芯片31采用MPC8240，MPC8240是MOTOROLA公司生产的高性能片上系统，内部集成32位超标量PowerPC 603e处理器内核、内存控制器(支持ECC功能)、PCI总线控制器、DMA控制器、可编程中断控制器等，运行时钟可达到250M赫兹，处理能力可达到250MIPS。
CPU芯片31的ROM空间分为两部分，RCS0地址空间和RCS1地址空间，在设计中RCS0空间被配置成8位数据宽度、1M地址空间，用作系统启动的BOOTROM，RCS1空间被配置成64位数据宽度、8M地址空间，用作存放用户程序，其结构被配置成类似电子硬盘的分区结构，在本系统中称为FLASHDISK。
其中，CPU芯片31的RCS0地址空间既可为存储设备使用又可为非存储设备使用，即可以作为通用I/O端口使用，称为X端口(PORTX)39，在本设计中，通过FPGA，将RCS0地址空间的部分地址用做PORTX使用，双串口和备份BOOTROM均连接在PORTX总线上，同时PORTX的部分空间被用作PCI设备的复位、喂狗、中断读入、中断隔离控制等辅助逻辑。
如图3所示，在FPGA芯片35中，通过译码逻辑，将RCS0地址空间进行了重新划分，除高1M空间为引导程序(BOOTROM)区外，其余的1M空间被划分为：PORTX备用片选1、2，中断隔离控制，PCI设备复位控制，双串口片选，外部中断读入，喂狗等。除喂狗外，其余的信号当SYSEN为低电平时有效，当SYSEN为高电平时被隔离。这样就可以保证作为主设备的CPU板对系统资源的控制。
挂接到RCS1地址空间的FLASHDISK被配置成类似硬盘的文件分区系统，多个用户程序可以存放到其中，可以通过命令激活某个应用程序，从而执行相应的任务。
CPU芯片31的RAM空间为64M地址空间，数据宽度为64位+8位ECC校验，使用了1片5合1同步动态随机存储器(SDRAM)，CPU的数据总线直接和同步动态随机存储器(SDRAM)芯片32的数据总线连接，地址总线须经过10Ω电阻排后和同步动态随机存储器(SDRAM)的地址总线连接。通过配置引脚可以选择同步动态随机存储器(SDRAM)芯片32的工作频率，在本设计中，同步动态随机存储器(SDRAM)可工作在100MHZ频率下，此时CPU芯片31工作频率为200MHZ。
如图1所示，在CPU板上的1553B接口芯片36和CPU芯片31通过PCI总线连接，在1553B接口芯片36内部集成有PCI桥，将PCI信号转换为LOCAL信号，1553B总线由1553B总线A和1553B总线B组成，通过1553B总线接口CPU板就可以和外部系统进行通讯。
只要给上述CPU板30提供电源，此高性能主板就可以通过1553B总线和外部设备进行通讯，成为一个单板计算机。
综上所述，所述FPGA完成辅助逻辑，包括对FLASHDISK、BOOTROM芯片、PORT X地址、控制总线的驱动，完成对BOOTROM芯片和PORT X数据总线的驱动。
同时由于BOOTROM芯片和PORTX均为+5V芯片，本系统利用FPGA的5V Tolerance特性实现+3.3V的LVTTL电平同+5V的HCMOS电平的转换。
另外，由于本系统的BOOTROM在电源板上有冗余备份，主、备份BOOTROM占用相同的物理空间，FPGA根据电源板上的控制逻辑，保证只有处于主份状态的CPU板才可使用PORTX接口功能，也只有处于主份状态的CPU板才可使用备份BOOTROM。
如图2所示，SYSEN#信号通过底板传入CPU板，SYSEN#控制CPU的MAA1信号，当MAA1信号为高，CPU工作在主模式(HOST)，当MAA1信号为低，CPU工作在从模式(AGENT)。同样SYSEN#信号被引入FPGA，控制备份启动芯片(BOOTROMBAK芯片)的地址数据总线，当设备为HOST时，BOOTROMBAK芯片地址数据总线通，当设备为AGENT时BOOTROMBAK地址数据总线为高阻态，即当设备为HOST时，既可采用BOOTROM芯片上的引导程序(BOOTROM)启动，也可采用BOOTROMBAK芯片上的备份引导程序(BOOTROMBAK)启动；当设备为AGENT时，只能采用BOOTROM芯片上的BOOTROM启动。
如图2所示，BOOTSEL信号被引入FPGA中，通过FPGA中的逻辑开关，控制启动的方式，当BOOTSEL信号为低时，BOOTROM芯片的地址、数据总线被开启，BOOTROMBAK芯片的地址、数据总线被隔离；同样当BOOTSEL信号为高时，BOOTROMBAK芯片的地址、数据总线被开启，BOOTROM芯片的地址、数据总线被隔离。
由上可知，上述系统中双启动的实现是通过位于CPU板上的FPGA芯片35来控制完成，当外部控制命令SYSEN#信号为低时(此时，该CPU板为主设备)，外部控制命令BOOTSEL信号为低，系统从位于该CPU板上的BOOTROM启动，BOOTSEL信号为高，系统通过PORTX从位于外部接口上的备份启动芯片(BOOTROMBAK芯片)启动，BOOTROMBAK芯片来自于电源/控制接口板；当外部控制命令SYSEN#信号为高时(此时，该CPU板为从设备)，系统只能从位于该CPU板上的BOOTROM启动。以下为启动的过程：
1、系统主板插入系统插槽中，输入的SYSEN#信号为低
1)外部控制命令BOOTSEL信号为低，该系统主板为主设备(HOST)，并且从启动芯片(BOOTROM芯片)启动；启动完成，在超级终端打印出：“系统从本地启动芯片(BOOTROM芯片)启动，HOST为该系统主板”；
2)外部控制命令BOOTSEL信号为高，该系统主板为主设备(HOST)，并且从备份启动芯片(BOOTROMBAK芯片)启动，启动完成，在超级终端打印出：“系统从备份启动芯片(BOOTROMBAK芯片)启动，HOST为该系统主板”。
2、上述系统主板插槽输入的SYSEN#信号为高时
系统主板只能从BOOTROM芯片启动，并且不能使用PORTX上的双串口，超级终端无打印信息。
此外，本发明的技术方案同样可应用于Compact PCI 6U标准下，只是板卡的尺寸发生变化。