用于改善水平亮暗线的阵列基板及液晶显示面板.pdf

本发明公开了一种用于改善水平亮暗线的阵列基板和液晶显示面板，该阵列基板包括：多个像素，以矩阵形式排列；栅线，设置于像素行之间；数据线，用以向像素提供驱动信号，其中，同一行中的像素与两侧的栅线交错连接，以使得数据线在采用2点极性反转时，消除水平亮暗线。本发明在数据线采用2点反转时，可以消除显示面板上的水平亮暗线。

权利要求书
1.  一种用于改善水平亮暗线的阵列基板，包括：
多个像素，以矩阵形式排列；
栅线，设置于像素行之间；
数据线，用以向所述像素提供驱动信号，
其中，同一行中的像素与两侧的栅线交错连接，以使得数据线在采用2点极性反转时，消除水平亮暗线。

2.  根据权利要求1所述的阵列基板，其特征在于，所述数据线设置于列像素的一侧或设置于列像素龙骨之下。

3.  根据权利要求1或2所述的阵列基板，其特征在于，所述阵列基板上的第一行像素的外侧设置一条栅线，用以控制第一行像素中的一半数量的像素。

4.  根据权利要求3所述的阵列基板，其特征在于，所述阵列基板上的最后一行像素的外侧设置一条栅线，用以控制最后一行像素中的一半数量的像素。

5.  根据权利要求4所述的阵列基板，其特征在于，在所述阵列基板中，具有相同极性、纵向相邻的两个像素作为一组，同列不同极性的像素组交错排列，相邻两列像素的极性排布作为一单元并在所述阵列基板上重复出现，其中同一单元中的一列像素整体极性反转并纵向移动一个像素位置后得到另一列像素的极性排布。

6.  一种用于改善水平亮暗线的液晶显示面板，包括阵列基板，所述阵列基板包括：
多个像素，以矩阵形式排列；
栅线，设置于像素行之间；
数据线，用以向所述像素提供驱动信号，
其中，同一行中的像素与两侧的栅线交错连接，以使得数据线在采用2点极性反转时，消除水平亮暗线。

7.  根据权利要求6所述的液晶显示面板，其特征在于，所述数据线设置于列像素的一侧或设置于列像素龙骨下面。

8.  根据权利要求6或7所述的液晶显示面板，其特征在于，所述阵列基板上的第一行像素的外侧设置一条栅线，用以控制第一行像素中的一半数量的像 素。

9.  根据权利要求8所述的液晶显示面板，其特征在于，所述阵列基板上的最后一行像素的外侧设置一条栅线，用以控制最后一行像素中的一半数量的像素。

10.  根据权利要求9所述的液晶显示面板，其特征在于，在所述阵列基板中，具有相同极性、纵向相邻的两个像素作为一组，同列不同极性的像素组交错排列，相邻两列像素的极性排布作为一单元在所述阵列基板上重复出现，其中同一单元中的一列像素整体极性反转并纵向移动一个像素位置后得到另一列像素的极性排布。

说明书用于改善水平亮暗线的阵列基板及液晶显示面板
技术领域
本发明涉及液晶显示控制技术领域，具体地说，涉及一种用于改善水平亮暗线的阵列基板及液晶显示面板。
背景技术
现有技术提出将数据线放置在像素龙骨之下，由于像素龙骨本身为暗，数据线本身为不透光的金属，因此，将数据线放置于像素龙骨下可以提高像素开口率。同时，数据线置于像素中间，不需要在像素的竖直方向设置黑色矩阵层来对数据线进行遮光，因此，这种像素设计能明显提高像素开口率。这种像素被称为CDL(centerdataline，中央数据线)像素。
但是，这种像素的数据线与像素电极ITO之间的耦合电容大，数据线上的电压变化会同时引起像素电极电压发生变化。如果采用数据线列反转的极性反转方式，像素间会发生严重的垂直串扰。
采用数据线2点反转或1点反转的极性反转方式可以改善纵向串扰，因为这两种极性反转方式使得数据线对像素电极的向上和向下的耦合效应相互抵消。但是，1点反转方式会导致面板电流过高，使得IC温度过高，容易对IC产生破坏。2点反转方式的电流比1点反转方式电流小，但是这种反转方式像素设计的面板会产生水平亮暗线。
发明内容
为解决以上问题，本发明提供了一种用于改善水平亮暗线的阵列基板及液晶显示面板，用以消除水平亮暗线。
根据本发明的一个实施例，提供了一种用于改善水平亮暗线的阵列基板，包括：
多个像素，以矩阵形式排列；
栅线，设置于像素行之间；
数据线，用以向所述像素提供驱动信号，
其中，同一行中的像素与两侧的栅线交错连接，以使得数据线在采用2点极性反转时，消除水平亮暗线。
根据本发明的一个实施例，所述数据线设置于列像素的一侧或设置于列像素龙骨之下。
根据本发明的一个实施例，所述阵列基板上的第一行像素的外侧设置一条栅线，用以控制第一行像素中的一半数量的像素。
根据本发明的一个实施例，所述阵列基板上的最后一行像素的外侧设置一条栅线，用以控制最后一行像素中的一半数量的像素。
根据本发明的一个实施例，在所述阵列基板中，具有相同极性、纵向相邻的两个像素作为一组，同列不同极性的像素组交错排列，相邻两列像素的极性排布作为一单元并在所述阵列基板上重复出现，其中同一单元中的一列像素整体极性反转并纵向移动一个像素位置后得到另一列像素的极性排布。
根据本发明的另一个方面，还提供了一种用于改善水平亮暗线的液晶显示面板，包括阵列基板，所述阵列基板包括：
多个像素，以矩阵形式排列；
栅线，设置于像素行之间；
数据线，用以向所述像素提供驱动信号，
其中，同一行中的像素与两侧的栅线交错连接，以使得数据线在采用2点极性反转时，消除水平亮暗线。
根据本发明的一个实施例，所述数据线设置于列像素的一侧或设置于列像素龙骨下面。
根据本发明的一个实施例，所述阵列基板上的第一行像素的外侧设置一条栅线，用以控制第一行像素中的一半数量的像素。
根据本发明的一个实施例，所述阵列基板上的最后一行像素的外侧设置一条栅线，用以控制最后一行像素中的一半数量的像素。
根据本发明的一个实施例，在所述阵列基板中，具有相同极性、纵向相邻的两个像素作为一组，同列不同极性的像素组交错排列，相邻两列像素的极性排布作为一单元在所述阵列基板上重复出现，其中同一单元中的一列像素整体极性反转并纵向移动一个像素位置后得到另一列像素的极性排布。
本发明的有益效果：
本发明通过改变像素与栅线的连接方式，在数据线采用2点反转时，可以消除显示面板上的水平亮暗线。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图做简单的介绍：
图1是现有技术中一种CDL像素结构示意图；
图2是采用CDL像素结构的面板在数据线2点反转方式下产生水平亮暗线的显示示意图；
图3是数据线理想电压与数据线给像素充电的实际电压示意图；
图4是根据本发明的一个实施例的阵列基板结构示意图；
图5a是对应图4的阵列基板上第一根栅极线的布线示意图；以及
图5b是对应图4的阵列基板上最后一根栅极线的布线示意图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
如图1所示为现有技术中一种CDL像素结构示意图。由图1可知，数据线设置于像素龙骨下面，可以提高像素的开口率。这种像素的数据线与像素电极ITO之间的耦合电容大，数据线上的电压变化会同时引起像素电极电压发生变化。如果采用数据线列反转的极性反转方式，像素间会发生严重的垂直串扰。
采用2点反转或1点反转的极性反转方式可以改善纵向串扰，因为此两种极性反转方式使得数据线对像素电极的向上和向下的耦合效应相互抵消。但是1点反转方式下会导致面板电流过高，使得IC温度过高，容易对IC产生破坏。采用 2点反转方式的电流比1点反转方式电流小，但是采用此种像素设计的面板会存在亮暗线，
如图2所示为采用CDL像素结构的面板在2点反转方式下产生水平亮暗线的显示示意图。如图2所示，每列数据线每两个像素极性发生一次反转，并且所有数据线同时发生极性反转，使得正极性跳至负极性的数据线数与负极性跳至正极性的数据线数目相等，从而使得数据线对公共电极的耦合作用相抵消。通常面板设计中都是同一根栅线控制同一行像素，或者说受控的像素都在施控的栅线的同一侧，数据线2点反转下容易出现亮暗线。
以下以图2中的栅线Gn+1和栅线Gn+2对应的像素行为例来说明水平亮暗线产生的原因。对应数据线Dn驱动的像素，当栅线Gn+1打开时，由于上一行像素为正，此行像素也为正，因此数据线电压不变，数据线给像素充电电压如图3中的t5-t6所示，此行像素的充电率较高。同理，对应数据线Dn+1-Dn+5驱动的像素，栅线Gn+1控制像素的充电率较高，所以该行像素显示为亮线。
接着，栅线Gn+2打开，此时数据线极性发生发转。由于数据线的RC信号延迟效应，对应数据线Dn驱动的像素，真正给像素充电的电压如图3的t6-t7所示。由于实际的充电电压较小，因此此行像素的充电率较差。同理，对应数据线Dn+1-Dn+5驱动的像素，栅线Gn+2控制的像素的充电率较低，所以该行像素显示为暗线。同理，对于其他栅线控制的像素，相邻两行像素总是一行充电率高，一行充电率低，即会产生如图2所示的亮暗线。
因此，本发明提供了一种阵列基板，采用“上下上下”的交错结构与栅线相接，使得基板上每行的像素为“亮暗亮暗”交错显示，从而消除水平亮暗线，进而使得面板整体上亮度均匀。如图4所示为根据本发明的一个实施例的阵列基板结构示意图，以下参考图4来对本发明进行详细说明。
该阵列基板包括多个以矩阵形式排列的像素和设置于像素行之间的栅线，还包括用以向像素提供驱动信号的数据线，其中，同一行像素与两侧的栅线交错连接，以使得数据线在采用2点极性反转时，可以消除基板上的水平亮暗线。
如图4所示，每行像素的两侧均设置有一条栅线，同一行像素与其两侧的栅线“上下上下”交错连接。也就是同一行相邻的两个像素，其中一个与一侧的栅线连接，另一个与另一侧的栅线连接，以此交错结构实现栅线与像素的连接。同时，设置于像素行之间的栅线也采用“上下上下”交错连接的方式与其两侧的像 素行中的部分像素连接，以实现对相邻两行部分像素的控制。
在图4的布线方式下，数据线采用2点极性反转方式、所有数据线同时发生极性反转时，数据线对像素电极向上和向下的耦合作用相抵消，可以改善显示面板的纵向串扰。另外，在图3的数据线向像素充电的情况下，采用图4的布线方式还可以消除显示面板上的水平亮暗线。
具体的，以图4中的数据线Dn和Dn+1驱动的像素为例进行说明。其中，具有相同极性、纵向相邻的两个像素作为一组，这一组像素的显示极性相同。在栅线Gn输出扫描信号、数据线Dn和Dn+1输出驱动信号时，像素Pn，n的实际充电电压如图3中的t4-t5所示，像素Pn+1，n+1的实际充电电压如t2-t3所示，这两个像素的充电效率不高，显示为暗。在栅线Gn+1输出扫描信时，数据线Dn和Dn+1输出的驱动信号极性不变，此时，像素Pn+1，n的实际充电电压如t5-t6所示，像素Pn+1，n+2的实际充电电压如t3-t4所示，这两个像素的充电效率高，显示为亮。
那么，同行相邻的像素Pn+1，n和Pn+1，n+1，像素Pn+1，n为亮，Pn+1，n+1为暗。该行的其他像素也亮暗交错出现，不会出现同行像素均为亮或暗的情况，从而不会出现水平亮暗线。同理，其他行像素也不会出现同行像素均为亮或暗的情况，从而可以消除显示面板上的水平亮暗线。
另外，栅线Gn+1控制的像素Pn+1，n和像素Pn+2，n+1均显示为亮，该栅线控制的其他像素也为亮，同理，栅线Gn+3、Gn+5控制的像素也为亮。栅线Gn控制的像素Pn，n和像素Pn，n+1均显示为暗，该栅线控制的其他像素也为暗，同理，栅线Gn+2、Gn+4控制的像素也为暗。
栅线Gn+1控制的像素Pn+1，n和像素Pn+2，n+1在同一画面中均为亮，则说明接下来像素Pn+2，n和像素Pn+3，n+1显示时，数据线Dn和Dn+1要进行极性反转，而在像素Pn+1，n和像素Pn+2，n+1显示时，数据线Dn和Dn+1不进行反转。
为实现以上的显示效果，在本发明还提供了一种新的像素极性排布方式，如图4所示，在阵列基板中，具有相同极性、纵向相邻的两个像素作为一组，同列不同极性的像素组交错排列，其中以相邻两列像素的极性排布为一单元重复出现，一列像素整体极性反转并纵向移动一个像素位置后得到相邻一列像素的极性排布。即在图2传统的像素极性排布方式中，数据线Dn驱动的像素列及与其间隔奇数个像素列中的像素极性排布方式不变，Dn+1驱动的像素列及与其间隔奇数个像素列中的像素极性排布整体下移一行。
如图4为一种采用CDL结构的阵列基板结构示意图，即数据线放置在像素龙骨之下。但是，在本发明中，将数据线设置在列像素的一侧，而不放置在像素上，也能实现消除基板上的水平亮暗线。
另外，由于本发明采用像素交错的方式连接至栅线，阵列基板中的第一条栅线只连接第一行像素中的一半数量的像素，如图5a所示。同理，阵列基板中的最后一条栅线只连接最后一行像素中的一半数量的像素，如图5b所示。这样，总体上，本发明比图2所示的传统方法多一条栅线。
根据本发明的另一个方面，还提供了一种液晶显示面板。该液晶显示面板包括以上所述的阵列基板。该阵列基板包括多个像素，以矩阵形式排列；栅线，设置于像素行之间；数据线，用以向所述像素提供驱动信号，其中，同一行中的像素与两侧的栅线交错连接，以使得数据线在采用2点极性反转时，消除水平亮暗线。
在本发明的一个实施例中，阵列基板上的数据线设置于列像素的一侧或设置于列像素龙骨下面。在本发明的一个实施例中，阵列基板上的第一行像素的外侧设置一条栅线，用以控制第一行像素中的一半像素。在本发明的一个实施例中，阵列基板上的最后一行像素的外侧设置一条栅线，用以控制最后一行像素中的一半像素。
在本发明的一个实施例中，在该阵列基板中，具有相同极性、纵向相邻的两个像素作为一组，同列不同极性的像素组交错排列，相邻两列像素的极性排布为一单元在阵列基板上重复出现，其中同一单元中的一列像素整体极性反转并纵向移动一个像素位置后得到另一列像素的极性排布。
虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。