税控收款机.pdf

一种税控收款机，其体系结构为：以具有ARM内核的32位嵌入式中央处理器为主处理器，以8位中央处理器为协处理器，以FLASH为存储器核心，主处理器处理整个功能调配，协处理器处理IC卡模块和SAM卡模块的通信，FLASH存储税务数据和用户信息，键盘输入电路、打印机驱动电路。存储电路、功能扩展模块都通过数据总线连接在主处理器上。本发明功能齐全，值得大力推广应用。数据存储、传送安全可靠，处理速度快，容量大，扩展性好，技术先进，满足税收征管、稽查要求。

1.  一种税控收款机，其特征在于其体系结构为：以32位中央处理器为主处理器，以8位中央处理器为协处理器，以FLASH为存储器核心；主处理器处理整个功能调配，运行于一个32位的实时操作系统，协处理器处理IC卡模块和SAM卡模块的通信，芯片FLASH存储税务数据和用户信息，主处理器对IC卡模块和SAM卡模块的访问是通过串口和协处理器经过数据交换来进行的，主处理器还通过数据总线对外部进行访问，因此，键盘输入电路、打印机驱动电路、存储电路、功能扩展模块都通过数据总线连接在主处理器上，而键盘输入电路的输入端连接有键盘，键入执行相关税控程序的命令，打印机驱动电路其输出端连接打印头，打印机驱动电路接收主处理器通过数据总线传送来的打印数据，由打印头进行打印，存储电路同时连接FLASH和EEPROM，主处理器通过数据总线和存储电路向FLASH和EEPROM存储或调出税务数据和用户信息，功能扩展模块连接有RS-232通信接口、LCD液晶显示屏、LED显示屏，主处理器通过数据总线、功能扩展模块、RS-232通信接口，经电平转换后，与程序载体的串口相连，进行在线程序下载，主处理器的操作程序、系统数据和用户信息都通过数据总线、功能扩展模块送到LCD液晶显示屏和LED显示屏进行显示；电源为整机电路提供5V和24V稳压电源。

2.  根据权利要求1所述的税控收款机，其特征在于主处理器采用具有ARM内核的三星公司生产的32位嵌入式微处理器芯片S3C44B0；协处理器采用新茂公司生产的8位处理器SM5964。

税控收款机
技术领域
本发明涉及一种计算技术，具体涉及一种利用高科技手段加强国家税收征管的税控收款机。
背景技术
随着我国市场经济的快速发展和科学技术水平的不断提高，利用电子化手段加强国家税收征管工作，为科技兴税提出了新的课题。强化征收管理工作，是国家财政来源的重要保障。
为了有效推广税控收款机这一新产品，国家税务总局，信息产业部，国家经贸委等五部委组织成立了一个税控收款机标准工作组，并于2003年8月出台了税控收款机国家标准，包括《税控收款机第一部分机器规范》，《税控收款机第二部分税控IC卡专用规范》，《税控收款机第三部分税控器规范》。从此税控收款机的生产有了标准可依。
目前市场上存在的收款机分为二大类，一类是电子收款机机，不具备有税控功能。第二类，就是税控收款机，在原有商业收款机的基础上增加了税控功能。
现有收款机虽然采用了一种传统的MSC-51平台，但MSC-51平台是一款低档化的8位CPU，其优点在于简单易用，开发周期短，但同时其缺点也比较明显，就是处理速度慢，可扩展性差，存储容量有限，不能适应以后的要求进行程序升级和网络功能扩展。
发明内容
本发明所要解决的技术问题是：解决现有收款机一类是电子收款机机不具备税控功能、另一类虽然增加了税控功能但采用传统的MSC-51平台，处理速度慢、可扩展性差、存储容量有限、不能进行程序升级和网络功能扩展、技术水平低的问题；为适应切实加强国家税收征管、有效杜绝偷税漏税的要求，而提供一种能有效安全进行数据存储和传送、对用户开票数据进行有效加密和解密、保证掉电后税务数据不掉、符合大部分用户操作习惯、满足税收征管、稽查要求、处理速度快、容量大、可扩展性好、技术先进的税控收款机。
本发明采用的技术方案是：这种税控收款机其体系结构为：以32位中央处理器为主处理器，以8位中央处理器为协处理器，以FLASH为存储器核心；主处理器处理整个功能调配，运行于一个32位的实时操作系统，协处理器处理IC卡模块和SAM卡模块的通信，芯片FLASH存储税务数据和用户信息，主处理器对IC卡模块和SAM卡模块的访问是通过串口和协处理器经过数据交换来进行的，主处理器还通过数据总线对外部进行访问，因此，键盘输入电路、打印机驱动电路、存储电路、功能扩展模块都通过数据总线连接在主处理器上，而键盘输入电路的输入端连接有键盘，键入执行相关税控程序的命令，打印机驱动电路其输出端连接打印头，打印机驱动电路接收主处理器通过数据总线传送来的打印数据，由打印头进行打印，存储电路同时连接FLASH和EEPROM，主处理器通过数据总线和存储电路向FLASH和EEPROM存储或调出税务数据和用户信息，功能扩展模块连接有RS-232通信接口、LCD液晶显示屏、LED显示屏，主处理器通过数据总线、功能扩展模块、RS一232通信接口，经电平转换后，与程序载体的串口相连，进行在线程序下载，主处理器的操作程序、系统数据和用户信息都通过数据总线、功能扩展模块送到LCD液晶显示屏和LED显示屏进行显示；电源为整机电路提供5V和24V稳压电源。
上述技术方案中，主处理器采用具有ARM内核的三星公司生产的32位嵌入式微处理器芯片S3C44B0；协处理器采用新茂公司生产的8位处理器SM5964。
工作过程及原理
系统上电后，首先主CPU从D20FLASH芯片中读取一段BOOTLOADER的启动程序，由这段启动程序引导整个系统进入正常的操作系统μCLINUX。
进入操作系统后，系统首先会对整个系统的各个硬件进行自检，包括主CPU，打印机，LCD显示，LED屏，内存，存储器，EEP，时钟芯片，税控卡。当各个硬件检测运行正常后，系统将进入正常的税控功能程序，并等待键盘的下发命令，在此期间系统也会循环检测税控卡，如果税控卡检测有误，将会在LCD屏上显示检测税控卡有误，并中止一切和税务相关的操作。如检测税控卡无误，则等待键盘是否按下。当CPU的GPD0-GPD7检测到有键盘按下时将执行相关的税控程序。由于对税控卡，用户卡的操作是通过51芯片(SM5964)对卡进行异步的读写，并通过和主CPU的串口直连的，将数据交换给主CPU的操作系统中的应用程序进行处理。如果是进行的读取存储器内的机器信息，税务数据信息或经营数据的信息。其过程如下：首先，主CPU通过检测GPD0-GPD7以扫描是否有键按下，当有键按下时，通过硬件扫描及程序识别，如是读取机器相关存储信息时(如读取已开票数据)则操作系统响应查询程序，主CPU首先使nGCS1为低用以选通D21(发票存储器)，同时nOE为低，表示对FLASH(D21)的操作为读取数据。然后操作系统将会通过主CPU的地址线ADDR1-ADDR22输出读取地址到地址总线上，此时FALSH芯片会自动将此地址内存储的数据通过其数据端口DATA0-DATA15送到数据总线，主CPU通过数据总线读取到存储在芯片中的数据并返回给操作系统的应用程序。此时操作系统将进入显示程序流程，将需显示的内容以二进制码的形式通过主CPU的DATA0-DATA7并经D24(74HC245)锁存后送到扩展芯片D2(W83977)，然后通后其液晶驱动端口PD0-PD7，液晶选通控制线nCS1，nCS2，nCS3控制液晶显示二进制码的内容。
本发明采用的32位嵌入式平台，具有良好的人机接口，其处理数据是MSC-51平台的10倍以上，再加上其具有良好的可扩展性，为以后研制出银税一体机、远程报税提供了一个相对简易平台，采用32位嵌入式平台是当今电子工业的潮流，本发明采用具有ARM内核的三星公司出厂的32位微处理器S3C44B0做为中央处理器，此项技术在国内是比较领先的，大多数厂家仍然采用原始的8、16位单片机。本发明有效解决了以下技术问题：1).数据有效安全存储和传送；2).对用户开票数据进行有效加密和解密；3).具有掉电保护，保证掉电后税务数据不掉；4).符合大部分用户的操作习惯；5).满足税务征管、稽查要求。
本发明采用高科技手段加强税收征管，有效避免了税收征管过程中，部分纳税入偷税漏税现象；同时对税局来说，提高了税收征管的工作效率，提高了税收征管的现代化水平；对实现公平税负，营造一个良好的经营环境，树立经营者良好的商业信誉起了积极的推动作用；提高了国家税收财政收入，使用税控收款机是为了达到以票控税的目的，这样有效的增加了国家税收。使用税控收款机也提高了纳税经营户的现代化管理水平；同时税控收款机开具的发票清晰快速，非手工发票可以相比，这样即方便了付款单位也方便了收款单位。
附图说明
图1为本发明结构原理框图
图2-图8为本发明实施电路原理图
其中图2为主处理器电路图
图3为FLASH单元电路图
图4为电源模块电路图
图5为IC卡模块电路图
图6为针式打印机控制单元电路图
图7为LED和键盘单元电路图
图8为扩展模块电路图
具体实施方式
参见图1，本发明采取地是以32位的中央处理器为主处理器，8位的中央处理器为协处理器，加上以FLASH为核心的体系结构。主处理器处理整个功能的调配，协处理器主要是处理有关IC卡模块的通信。FLASH主要负责存储税务数据和用户信息。本发明包含将访问存储器、键盘、电源电路、通信接口都通过数据总线连接在主处理器上。主处理器通过数据总线对外部进行访问。主处理器对IC卡模块的访问是通过串口和协处理器经过数据交换来进行的。电源提供5V和24V稳压电源。(详细请见图4原理框图)
本发明采用的是具有ARM内核的三星公司出厂的32位微处理器S3C44B0做为其中央处理器，协处理器采用的是新茂公司的8位处理器“SM5964”，
主处理器通过RS232的通信接口，经电平转换后可和程序载体的串口相连，可使用程序载体的串口进行在线程序下载。并且主处理器通过控制信号，数据总线，地址总线对存储芯片FLASH进行访问，从中读取系统所需要的数据。
主处理器中运行了一个32位的实时操作系统(μCLinux)。我公司自行开发研制的税控流程程序就运行在此平台下面。同时在存储系统上我们采用了文件系统的架构，由于此操作系统平台提供了丰富的底层程序接口因此我公司自行开发的底层驱动程序包括(打印机，LCD，EEP，FLASH等等)均挂靠在操作系统底层程序的接口下。同时，此操作系统提供了很多应用程序接口，例如网络开发等等。
系统上电后，主CPU通过数据总线在存储器中读取一段启动程序，由这段启动程序引导整个系统进μ入正常的收款机操作系统。
进入操作系统后，系统首先会对各个硬件进行自检，包括主CPU，打印机，存储器，LCD显示，LED屏，税控卡。当各个硬件检测运行正常后，系统将进入正常的税控功能程序，并等待键盘的下发命令，在此期间系统也会循环检测SAM插槽中的税控卡，如果税控卡检测有误，将会在LCD屏上显示检测税控卡有误，并中止一切和税务相关的操作。当CPU检测到有键盘按下时将执行相关的税控程序，并且通过数据总线同步传送功能扩展模块，在LCD引导整个系统进μ入正常的收款机操作系统。
进入操作系统后，系统首先会对各个硬件进行自检，包括主CPU，打印机，存储器，LCD显示，LED屏，税控卡。当各个硬件检测运行正常后，系统将进入正常的税控功能程序，并等待键盘的下发命令，在此期间系统也会循环检测SAM插槽中的税控卡，如果税控卡检测有误，将会在LCD屏上显示检测税控卡有误，并中止一切和税务相关的操作。当CPU检测到有键盘按下时将执行相关的税控程序，并且通过数据总线同步传送功能扩展模块，在LCD上显示。主CPU将数据以二进制的数据形式通过数据总线发送给FLASH存储下来，并通过串口将这些二进制码数据发送给协处理器。协处理器获得数据将这些二进制的数据写入到SAM插槽中的税控卡，同时存储命令执行成功后，税控卡将返回给协处理器一个命令执行成功的代码。当协处理器收到税控卡返回的成功执行命令的代码后，通过串口将返回给主CPU一个命令响应成功的代码，主CPU的收到此代码后将会发送给功能扩展模块，响应LCD驱动，在LCD上显示相关数据；同时响应打印程序，将打印数据通过数据总线送到打印机驱动，分别驱动打印针，走纸电机，字车电机，将会打印一张票据。
在程序升级下载时候，使用到RS232端口和程序载体进行通信。在收款机和载体相互识别后，程序载体将数据经过功能扩展模块，使用数据总线发送给主处理器，主处理器再通过数据总线将数据发送给存储程序所用的FLASH。数据发送完以后，经过代码和校队后通过数据总线发送一个成功接收信号给主处理器，主处理器接收到信号后，将再通过数据总线发送一个程序载体所能识别的成功信号，告知程序载体，下载成功。
由于用户在开出每张票据，都存储在FLASH中，在进行用户税务申报的时候，在IC卡插槽中插入用户卡，并通过键盘发送命令给主处理器，主处理器通过串口和IC卡插槽中的用户卡通信，并校对是否为合法用户卡，如校队成功，用户卡返回一成功信号，主处理器通过数据总线，从FLASH中调出数据，通过串口写入用户卡。用户拿着用户卡去税务部门进行税务申报。税务部门在对用户报税完以后，在用户卡中写入一标志位，用户将写有标志位的用户卡插入IC卡插槽，通过键盘命令，将此标志位写回EEPROM中，以达到税务部门对用户的税务控制。同时，税务人员可以用专用的稽查卡插入IC卡插槽，通过键盘命令，主处理器通过串口和稽查卡通信并校对其合法性，如成功，稽查卡返回一成功信号，主处理器通过数据总线，从FLASH中调出相应数据，并写入稽查卡，以达到税务部门690MIPS的能力。ARM是一种芯片设计结构技术，而不是一种芯片生产工艺，授权生产具有ARM芯片结构技术世界上各大半导体厂商，可根据自己不同的生产工艺生产出不同型号的ARM核的芯片。ARM芯片内部具有四个功能模块，可提供丰富的外护功能和调试功能：
如：Thrmb：是32位模式下的16位指令集，可有效减少代码大小。
    Debug：内部调试接口，接口是JTAG接口。
    Multiplier：一个8位的乘法器
    EmbeddedICELogic：用于实现断点观测和变量观测的逻辑电路部分。
本发明所采用的ARM芯片具有三级流水结构，时钟速度66MHz。ARM芯片支持实时多任务操作系统。
本发明在收款机的软件平台采用了当今在电子工业，计算机领域中最流行的嵌入式操作系统(μCLinux)。该操作系统是经过在原有的Linux操作系统上经过裁剪，而形成的适应于微处理器工作的操作系统。μCLinux操作系统具有极好的可移植性，可扩展性。我公司自行开发的底层驱动程序(LCD，键盘，存储器，打印机等)都可直接挂在操作系统提供的底层程序接口当中。同时，我公司自行研制的税控功能程序，可直接挂在操作系统提供的应用程序接口下。从而使我公司自行开发的底层驱动程序，和应用程序和操作系统有机的结合在一起了。同时，操作系统是多任务架构的，也就是说整下操作系统可以调配硬件也就是主CPU同时响应多种任务的请求，使多种任务能在同一时间并行完成。
参见图2、图3主控管理单元电路图
其中图2为S3C44B0 CPU单元，图3为FLASH单元
基于S3C44BOX处理器平台，该CPU是三星公司生产的一款32位的精简指令集(RISC)处理器采用ARM7内核的SoC架构。S3CA4B0X通过在ARM7TDMI内容基础上扩展一系列完整的通用外围器件。
本芯片集成片上资源有：8KB缓存的2.5V静态ARM7TCMI CPU核；扩展内存控制器；带有1个专用DMA通道的LCD控制器； 2个DMA通道，1个带外部请求引脚的DMA通道；1个I2C总线控制器；5个PWM定时器及1个内部定时器；看门狗定时器；71个通用I/O口，8个外部中断源； 8个10位ADC；带PLL的片上时钟发生器。在本系统设计中采取16位方式。由于该CPU I/O口电压为3.3V，而外部外围器件的电平为5V。利用D29来进行电平转换，利用7位中断分别用来处理调电信号中断，打印机温度监控，以及外部扩展芯片等所需要的信号。
存储器件D20，D21(AM29LV160D)是AMD公司生产的Flash存储器，2M字节的FLASH数据空间(除保存应用数据外，还可存放国标二级汉字库)，主要作用是固化程序和保存历史数据，也就是开机后执行FLASH的程序，并在程序执行的过程中实时地保存或修改其内部的数据单元。
D22(L43L16064)为SDRAM(同步动态存储器)。从技术角度上讲，同步动态存储器(SDRAM)是在现有的标准动态存储器中加入同步控制逻辑(一个状态机)，利用一个单一的系统时钟同步所有的地址数据和控制信号。
本处理器D27的16位数据总线DATA0至DATA15与外部存储芯片D20，D21，D22的数据输入端相连.地址总线ADDR0至ADDR24。将ADD1至ADD22来对D22和D21进行寻址可以分别寻址4M的存储空间。地址线ADDR1至ADDR13和ADDR21至ADDR24来对存储芯片D22来寻址。利用D27的LDQM和UDQM来控制对D22的行列信号选择进行控制。
D26为X5043，其有四种常用的功能：上电复位、看门狗定时器、电源电压监控和块锁(Block Lock TM)保护。整个串行EEPROM存储器组成在一个封装之内。这种组合降低了系统成本、减少了电路板空间和增加了可靠性。
当D26加电时激活了上电复位电路，它保持RESET/RESET有效一段时间。这可使电源和振荡器稳定，然后微处理器再执行代码。看门狗定时器对微控制器提供了一个独立的保护机制。当系统故障时，在可选的超时时间(time-outinterval)之后，器件将激活RESET/RESET信号，即使在断电后重启电源时也不会改变。
同时D26具有低VCC检测电路，可以保护系统免受低电压之影响，当VCC降到最小VCC转换点以下时，系统复位。复位一直持续到VCC回到正常工作电平并且稳定为止。X5043的存储器部份是具有Xicor块锁保护的CMOS 4Kb串行EEPROM。该阵列内部的组织是×8。器件具有SPI接口的特性，其软件协议允许工作在一个简单四线总线上。器件利用了Xicor公司专有的Direct Write TM晶片，提供最小为1000000次擦写和最少为100年的数据保存期。
系统内包含一块电池，作为时钟芯片的备用电源，保证时钟在系统掉电5年内有效。
为了保证系统在电池有限能量的供应下能尽量长时间工作，在系统内还加入了低功耗控制部分，尽量降低终端的功耗，延长电池的供电时间。
参见图4：电源模块电路图
通过线性电源变压器将AC220V的市电转换成AC19V，再经过D30(KBL046)桥式整流，稳压管V17(1.5KE43CA)稳压，电容C90等滤波后，输出稳定的DC24V。此处电容C90，C91，C92都为大容量电容，在本设计中起到了另外的一个作用就是当外部市电电源掉电以后能够持续给IC卡部分电路提供一定时间的电量，保证税控数据的安全存储。
由于本设计中各个模块的工作电压不同，需要提供DC5V，DC3.3V，DC2.5V，所以电源模块需提供几种不同值的电压，本模块部分采取一下几种方案：(1)通过D31(LM2575T-5.0)电源后，经LC滤波输出一个稳定的DC5V给主板供电。(2)利用D32(SPX1117M3-3.3)线性变压滤波后给CPU输入输出口以及外围芯片供DC3.3V。(3)利用D33(SPX117M3-2.5)输出稳定的DC2.5V供给CPU内核。
在本发明中利用D9(LM324)比较器的特性，实时在线的监控输出电压DC24V的变化情况，一旦检测到市电AC220V掉电后，立即发送一个掉电中断信号给主CPU以及IC卡控制CPU，让主CPU以及其外围芯片停止工作，同时从CPU把税控数据全部储存完毕.以保证税控数据的安全.
参见图5：IC卡模块电路图
本发明中IC卡模块用一颗51单片机D36(SM5964)来控制整个模块的运行，外围扩展D35(93C46)来存储税控功能程序，本模块与主控板之间采取串口通讯，利用D36的P3口来进行通讯.D36采用的是11.0592MHz的晶振，由于CPU卡的晶振频率国家标准对其规定必须在3MHz以下，在IC卡模块中通过D37(74HC74)对晶振G6进行4分频取得2.76MHz的工作频率，通过D34A，当SM5964的P0.7为低时，工作频率从D34A的第三脚提供给IC时钟端。同时CPU的P3.7作为IC卡的数据读写信号线，对IC卡进行操作。然后通过串口发给主板数据，主板上ARM CPU通过串口接收到IC卡发过来的数据。提示卡自检通过。
然后等待是否有卡插入和键盘输入命令
(1)当有卡插入时：D36(SM5964)的P3.3检测高电平。通过74HC74对晶振G6(11.0592MH)进行4分频，从D34B(74HC125)的9脚输出，当D36(SM5964)的P0.6为低时，工作频率从D34B的第6脚提供给IC卡时钟端；同时通过D36(SM5964)的P1.5作为IC卡的数据信号线。
(2)等待键盘输入的命令，当有键盘命令，通过D19(74HC245)锁存器的链盘扫描，在S3C44B0的GPD0-GPD7检测输入键值。然后通过串口向IC卡模块发送相应串口命令。
如：开票命令(开正常票、退票、废票)则将从键盘取得的开票数据通过串口发送到IC卡模块，SM5964接收到开票数据对税控卡进行写操作，将数据写入税控卡内，然后S3C44B0将开票数据写入D21发票存储器内，此时(CPU的nGCS1(18)为低，NWE(为低))，数据从CPU的DATA0-DATA15输出到D21的数据输入端口，将数据存入到FLASH中。然后通过数据总线在LCD(从存储在D20中的汉字字库)上显示开票成功命令，然后通过微打打印出小票。
(3)获取税控信息：当键盘输入为提取税控信息时，CPU从D26(X5043)中读取数控信息数据(通过CPU的GPE5提供时钟信号，GPE4作为数据线)，然后通过数据总线在LCD(从存储在D20中的汉字字库(8×8的字库))上显示提取的税控信息。
(4)读取系统时间：S3C44B0的GPF0(61)提供给时钟信号，GPF1(62)提供给数据读写信号，从DS1302(PCF8564)中读取时钟数据。
(5)读卡操作：S3C44B0通过串口对IC卡模块发读卡命令，SM5964通过串口收到命令后，如对用户卡读，SM5964通过P0.6(低)使IC卡获得时钟信号，同时通过P1.5口从IC卡中读取数据。如对税控卡操作，则SM5964的P0.7口为低，使IC卡获得时钟信号，并通过P3.7从税控卡读取数据。
(6)通过D9(LM324)电压比较器，对主板掉电进行处理：当检测到PL-INT为低电平时，系统进入掉电保护程序。
参见图6：针式打印机控制单元电路图
本发明能兼容EPSON M-U110+和STAR M512型打印头，打印控制模块完全自主开发设计。打印头都支持九针打印，我们用到该打印头的八根针，对一个汉字的打印采取8×8点阵。利用D5、D6(TD62308AP)来驱动这八根针进行打印。TD62308为达林顿管阵列，接受到来自主CPU的控制信号能够对信号进行放大，驱动打印针击打色带。由于我们的打印时候，为了保护打印头的安全，本发明在硬件设计上采取了硬件保护，当打印针打击的时间硬件会对其进行计时。运用了D10(74HC123)，当在规定的时间内打印针没有收回来，D10将会产生一控制信号作用于D7(74HC374)上。从而74HC374将会关断数据的输出，从而保护打印针的安全。
本打印模块中利用D11、D13(L6219)来分别控制走纸电机驱动和字车电机驱动，L6219第17脚和20脚分别为I0，I1，这两个输入端组合成四种状态，(1)无电流，(2)1/3电流，(3)2/3电流，(4)全电流。1/3电流在此用来使打印机的走纸电机使纸处于HOLD状态，用来保证打印纸在不打印时候不会移位，2/3电流在此作为比较电压。由于打印机需要往返来回打印才能保证一个汉字打印完整，L6219的10、11脚为PH，能够控制输出电流的2种流向，控制电流在OUTA与OUTB之间的双向流动。
D9为LM324，该芯片由三个运算放大器组成，分别用来(1)针打温度检测，(2)针打黑标检测，(3)针打缺纸检测。D9A被用来作为跟随器，检测打印头是否处于缺纸状态，输出一模拟量，通过主CPU D27的A/D转换，来判断打印头的是否有纸，D9B用来跟随打印头黑标检测输出。D9C被用来监控温度，由于打印头内部有一个温敏电阻，在温度超出限值温度时，D9C组成的比较器就会输出一中断，送入主CPU，主CPU从而停止打印头的输出。
参见图7：LED和键盘单元电路图
本发明采用8×8键盘输入，直接连至主CPU的外部中断入口，当有键按下时申请中断，进行扫描，由于键盘输出电平为DC5V，而我们主CPU I/O口电压为DC3.3V，采用一块D19(74HC245)来进行电压转变与电压隔离。本设计中采用行扫描法行扫描法又称为逐行(或列)扫描查询法。工作过程如下：(1)判断键盘中有无键按下将全部行线置低电平，然后检测列线的状态。只要有一列的电平为低，则表示键盘中有键被按下，而且闭合的键位于低电平线与8根行线相交叉的8个按键之中。若所有列线均为高电平，则键盘中无键按下。(2)判断闭合键所在的位置在确认有键按下后，即可进入确定具体闭合键的过程。其方法是：依次将行线置为低电平，即在置某根行线为低电平时，其它线为高电平。在确定某根行线位置为低电平后，再逐行检测各列线的电平状态。若某列为低，则该列线与置为低电平的行线交叉处的按键就是闭合的按键。
LED显示采用8段码数码显示管，我们采用12个LED显示管。采用12位位码，动态的对12位位码进行循环扫描，当12个LED中某一个有效，该数码显示管点亮。利用视觉原理，从而可以可以显示出12位数字。
本发明采用19264液晶显示，该液晶由三块64×64组成。可通过CS1、CS2、CS3来对其进行页选择，显示字符由八位数据线控制显示字符的位置以及内容。另外液晶屏还带有输入输出控制，复位信号，背光控制信号等.我们通过W83977扩展芯片将这些与主CPU联系起来。
参见图8：扩展模块电路图
本发明利用D2(W83977EF/CTF)来扩展外部接口，外接G1(24M晶振)。
该芯片支持软盘接口、并行接口、支持红外红外接口、支持PS/2键盘和PS/2鼠标接口等。
由于我们串口的RS232电平为负逻辑与我们CPU I/O口电平不兼容，因此利用D3、D4(ICL232)来进行电平转换。扩展出二个RS-232接口，并支持15KV静电保护。
同时利用该芯片支持并口数据总线的特性，直接利用并行端口模拟出液晶控制信号以及点阵控制信号。
功能模块简介：
主控         器件型号：32位嵌入式ARM芯片；功能：整个电路核心部分，控制打印机，IC卡模块，USB，以太网等外部接口，并提供操作系统平台。
打印机       器件型号：9针微打，打印76mm，针打，黑标定位；功能：打印76mm小票。
LCD LED      器件型号：LCD控制接口WinBond83977 12位LED显示；功能：LCD显汉字，操作界面，LED顾客显示屏。
键盘输入模块 器件型号：61键盘输入：功能：键盘输入开票数据，中文输入。
IC卡         器件型号：SM5964控制IC卡的读写；功能：用于和主板上的ARM32位CPU进行通信，同是和IC卡通信，读写。
存储         器件型号：AM29LV160的FLASH(2M)字节(存发票，经营数据)AM29LV160(程序存储器)X5043EEPROM DS1302时钟芯片；功能：存储经营数据、发票数据，存储程序，EEPROM存储关键税控信息，提供时钟。
主要集成电路型号：
W83977EF-PQFP；TD62308AP-DIP；74HC14-SOP；74HC374-SOP；LM324-SOP；74HC123-SOP；L6219-SOP；74HC273-SOP；ULN2003-SOP；74HC245-SOP；AM29LV160DB；L43L16064-TSOP；74HC138-SOP；X5043-2.7V-SOP；S3C44BOX-LQFP；PCF8563-SOP；SPX1117M3-3.3；SPX1117M3-2.5；100×4-RCML08；10k×4-RCML08；4.7k×4-RCML08；