薄膜晶体管阵列面板及其制造方法.pdf

本发明提供了一种制造薄膜晶体管阵列面板的方法，包括以下工序：在基片上形成栅极线；在栅极线上依次沉积栅极绝缘层和半导体层；在半导体层上依次沉积下层导电薄膜和上层导电薄膜；光蚀刻上层导电薄膜、下层导电薄膜、和半导体层；沉积钝化层；光蚀刻钝化层以露出上层导电薄膜的第一和第二部分；除去上层导电薄膜的第一和第二部分以露出下层导电薄膜的第一和第二部分；形成像素电极和一对分别在下层导电薄膜第一和第二部分上的冗余电极，冗余电极露出下层导电薄膜第二部分的一部分；除去下层导电薄膜第二部分的露出部分以露出半导体层的一部分；以及在半导体层的露出部分上形成柱状隔离物。

1.  一种制造薄膜晶体管阵列面板的方法，包括以下工序：
在基片上形成栅极线；
依次在所述栅极线上沉积栅极绝缘层和半导体层；
在所述半导体层上沉积下层导电薄膜和上层导电薄膜；
对所述下层导电薄膜、所述上层导电薄膜、和所述半导
体层进行光蚀刻；
沉积钝化层；
对所述钝化层进行光蚀刻以露出所述上层导电薄膜的第一和第二部分；
除去所述上层导电薄膜的第一和第二部分以露出所述下层导电薄膜的第一和第二部分；
在所述下层导电薄膜的第一和第二部分上分别形成像素电极和一对冗余电极，所述冗余电极露出所述下层导电薄膜的第二部分中的一部分；
除去所述下层导电薄膜的第二部分的露出部分以露出所述半导体层的一部分；以及
在所述半导体层的露出部分上形成柱状隔离物。

2.  根据权利要求1所述的方法，其中所述钝化层的光蚀刻包括以下工序：露出所述上层导电薄膜的第一部分以及邻接所述第一部分的所述栅极绝缘层的一部分。

3.  根据权利要求2所述的方法，其中所述栅极绝缘层的露出部分被与所述下层导电薄膜在一起的像素电极覆盖。

4.  根据权利要求3所述的方法，其中所述钝化层的光蚀刻进一步包括以下工序：露出所述上层导电薄膜的第三部分。

5.  根据权利要求4所述的方法，其中除去所述上层导电薄膜的第一和第二部分还包括以下工序：去除所述上层导电薄膜的第三部分以暴露出所述下层导电薄膜的第三部分。

6.  根据权利要求5所述的方法，其中所述栅极线包括下层薄膜和上层薄膜。

7.  根据权利要求6所述的方法，其中所述钝化层的光蚀刻进一步包括以下工序：蚀刻所述栅极绝缘层以露出所述栅极线的上层薄膜的一部分。

8.  根据权利要求7所述的方法，其中除去所述上层导电薄膜的第一和第二部分包括以下工序：除去所述栅极线的上层薄膜的露出部分以露出所述栅极线的下层薄膜的一部分。

9.  根据权利要求7所述的方法，进一步包括以下工序：在所述下层导电薄膜的第三部分和所述栅极线的下层薄膜的露出部分上形成辅助接触部。

10.  根据权利要求9所述的方法，其中所述栅极线的上层薄膜包含与所述上层导电薄膜相同的材料。

11.  根据权利要求10所述的方法，其中所述栅极线的上层薄膜和所述上层导电薄膜包含铬，而所述栅极线的下层薄膜和所述下层导电薄膜包含铝或铝-钕合金。

12.  根据权利要求11所述的方法，其中所述像素电极和所述冗余电极包含氧化铟锌。

13.  根据权利要求12所述的方法，其中形成像素电极和一对冗余电极并除去所述下层导电薄膜的第二部分的露出部分是同时完成的。

14.  根据权利要求12所述的方法，其中形成像素电极和一对冗余电极并除去所述下层导电薄膜的第二部分的露出部分是在相同的蚀刻条件下完成的。

15.  根据权利要求1所述的方法，其中所述半导体层包含本征薄膜和非本征薄膜，而所述方法进一步包括以下工序：
在除去所述下层导电薄膜的第二部分后去除所述非本征薄膜的露出部分。

16.  一种薄膜晶体管阵列面板，包括：
基片；
栅极线，在所述基片上形成且包括下层薄膜和上层薄膜；
栅极绝缘层，在所述栅极线上形成；
半导体层，在所述栅极绝缘层上形成；
源极和漏极，在所述半导体层上形成，相对于所述半导体层的第一部分彼此相对设置，并包括具有边缘的下层薄膜和上层薄膜，所述边缘与所述半导体层的第一部分邻接设置且不相互对应一致；
钝化层，在所述源极和所述漏极上形成，且具有露出所述漏极的一部分的第一接触孔和露出所述半导体层的第一部分的开口；以及
像素电极，在所述钝化层上形成且通过所述第一接触孔接触所述漏极。

17.  根据权利要求16所述的薄膜晶体管阵列面板，进一步包括分别设置于所述源极和所述漏极上的第一和第二冗余电极，并包括与所述像素电极相同的层。

18.  根据权利要求17所述的薄膜晶体管阵列面板，其中所述开口进一步露出所述源极和所述漏极的下层薄膜的部分。

19.  根据权利要求18所述的薄膜晶体管阵列面板，其中所述第一和第二冗余电极分别与所述源极和所述漏极的下层薄膜的露出部分接触。

20.  根据权利要求19所述的薄膜晶体管阵列面板，其中所述第一和第二冗余电极至少具有一个边缘，分别与所述源极和所述漏极的下层薄膜的露出部分的边缘对应一致。

21.  根据权利要求20所述的薄膜晶体管阵列面板，其中所述开口至少具有一个被所述第一和第二冗余电极覆盖的边缘。

22.  根据权利要求16所述的薄膜晶体管阵列面板，其中所述第一接触孔露出所述漏极的下层薄膜的一部分和与其相邻接的所述栅极绝缘层的一部分。

23.  根据权利要求16所述的薄膜晶体管阵列面板，其中所述漏极的上层薄膜至少具有一个与所述第一接触孔边缘对应一致的边缘。

24.  根据权利要求16所述的薄膜晶体管阵列面板，进一步包括设置在所述半导体层的露出的第一部分上的绝缘体。

25.  根据权利要求24所述的薄膜晶体管阵列面板，其中所述绝缘体包括柱状隔离物。

26.  根据权利要求16所述的薄膜晶体管阵列面板，其中所述漏极和所述源极的下层薄膜包含铬，并且所述漏极和所述源极的下层薄膜包含铝。

27.  根据权利要求16所述的薄膜晶体管阵列面板，其中所述像素电极包含氧化铟锌。

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
液晶显示器(LCD)是最广泛使用的平板显示器之一，这是因为它比传统的阴极射线管(CRT)显示器重量更轻并且所占空间更小。液晶显示器通常包括置于一对面板之间的液晶(LC)层，该面板包括能产生电磁场的电极，诸如像素电极和共同电极。液晶层受能产生电磁场的电极所产生的电磁场的控制，场强的变化改变液晶层的分子方向。例如，在电磁场的作用下，液晶层的分子改变了方向引起入射光的偏振变化。适当排列的起偏器部分或全部地阻挡光线，产生出灰色或黑色的区域可以表现出需要的图像。
用于液晶显示器的一个面板通常包括多个像素电极、用于控制施于像素电极的信号的多个薄膜晶体管(TFTs)、传送用于控制薄膜晶体管的控制信号的多条栅极线、以及传送要提供给像素电极的数据电压的多条数据线。另一面板通常包括设置在其整个表面上的共同电极。
薄膜晶体管阵列面板包括含有几个导电薄膜和绝缘薄膜的薄膜晶体管。栅极线、数据线、和像素电极由不同的薄膜形成，并且它们被绝缘薄膜分隔开且依次从底部到顶部排列。
薄膜晶体管阵列面板是通过多个薄膜沉积工序和光刻工序制造的。因此，重要的是获得利用最少处理工序的稳定元件。
发明内容
本发明的目的是为了解决传统技术存在的问题。
提供了一种制造薄膜晶体管阵列面板的方法，包括以下工序：在基片上形成栅极线；在栅极线上依次沉积栅极绝缘层和半导体层；半导体层上依次沉积下层导电薄膜和上层导电薄膜；光蚀刻上层导电薄膜、下层导电薄膜、和半导体层；沉积钝化层；光蚀刻钝化层以露出上层导电薄膜的第一和第二部分；除去上层导电薄膜的第一和第二部分以露出下层导电薄膜的第一和第二部分；形成像素电极和一对分别在下层导电薄膜第一和第二部分上面的冗余电极(redundant electrodes)，该冗余电极露出下层导电薄膜第二部分的一部分；除去下层导电薄膜第二部分的暴露部分以露出半导体层的一部分；以及形成在半导体层露出部分上面的柱状隔离物。
光蚀刻钝化层可以包括以下工序：露出上层导电薄膜的第一部分和与第一部分相邻的栅极绝缘层的一部分。栅极绝缘层露出部分可以被像素电极和下层导电薄膜的第一部分覆盖。
光蚀刻钝化层还可以进一步包括以下工序：露出上层导电薄膜的第三部分。除去上层导电薄膜的第一和第二部分可以包括：除去上层导电薄膜的第三部分以露出下层导电薄膜的第三部分。
栅极线可以包括下层薄膜和上层薄膜。光蚀刻钝化层还可以进一步包括：蚀刻栅极绝缘层以露出栅极线上层薄膜的一部分。除去上层导电薄膜的第一和第二部分可以包括：除去栅极线上层薄膜的露出部分以露出栅极线下层薄膜的一部分。
这种方法可以进一步包括以下工序：在下层导电薄膜的第三部分和栅极线的下层薄膜的露出部分上形成辅助接触部。
栅极线的上层薄膜可以由与上层导电薄膜相同的材料组成。栅极线的上层薄膜和该上层导电薄膜可以包含铬(Cr)，而栅极线下层薄膜和下层导电薄膜可以包含铝(Al)或铝-钕合金(Al-Nd)。
像素电极和冗余电极可以包含氧化铟锌(IZO)。
形成像素电极和一对冗余电极及除去下层导电薄膜第二部分的露出部分可以同时完成。
形成像素电极和一对冗余电极及除去下层导电薄膜第二部分的露出部分可以在相同的蚀刻条件下完成。
半导体层可以包含本征薄膜和非本征薄膜，这种方法可以进一步包括以下工序：除去下层导电薄膜第二部分之后除去非本征薄膜的露出部分。
本发明提供了一种薄膜晶体管阵列面板，包括：基片；形成于基片上并包括上层和下层薄膜的栅极线；形成于栅极线上的栅极绝缘层；形成于栅极绝缘层上的半导体层；形成于半导体层上的源极和漏极，相对于半导体层的第一部分彼此对立设置，并且包括边缘与半导体层的第一部分邻接设置且不相互对应一致的下层和上层薄膜；形成在源极和漏极上的钝化层，具有露出漏极一部分的第一接触孔和露出半导体层的一部分地开口；以及形成于钝化层上的像素电极，通过第一接触孔与漏极相连。
薄膜晶体管阵列面板可以进一步包括分别设置在源极和漏极上的第一和第二冗余电极，包含与像素电极相同的层。
开口可以进一步露出源极和漏极下层薄膜部分。
第一和第二冗余电极可以分别与源极和漏极下层薄膜的露出部分相连接。第一和第二冗余电极可以至少具有一个分别与源极和漏极下层薄膜的露出部分的边缘相应一致的边缘。
开口可以至少具有一个被第一和第二冗余电极覆盖的边缘。
第一接触孔可以露出漏极下层薄膜的一部分和与其相邻的栅极绝缘层的一部分。漏极的上层薄膜可以至少具有一个与第一接触孔边缘相应一致的边缘。
薄膜晶体管阵列面板可以进一步包括设置在半导体层的露出的第一部分上的绝缘体。该绝缘体可以包含柱状隔离物。
源极和漏极的下层薄膜可以包含铬(Cr)，源极和漏极的下层薄膜可以包含铝(Al)。像素电极可以包含氧化铟锌(IZO)。
附图说明
本发明将通过参考附图详细地描述其实施例而变得更加显而易见，其中：
图1是根据本发明实施例的薄膜晶体管阵列面板的典型布局图；
图2A和2B分别是沿图1所示的IIa-IIa′线和IIb-IIb′线的薄膜晶体管阵列面板的截面图；
图3是根据本发明实施例的制造方法的第一个工序中图1、2A和2B所示的薄膜晶体管阵列面板的布局图；
图4A和4B分别是沿图3所示的IVa-IVa′线和IVb-IVb′线的薄膜晶体管阵列面板的截面图；
图5是图3-4B所示的工序之后的工序中的薄膜晶体管阵列面板的布局图；
图6A和6B分别是沿着图5所示的VIa-VIa′线和VIb-VIb′线的薄膜晶体管阵列面板的截面图；
图7是图5-6B所示的工序之后的工序中的薄膜晶体管阵列面板的布局图；
图8A和8B分别是沿着图7所示的VIIIa-VIIIa′线和VIIIb-VIIIb′线的薄膜晶体管阵列面板的截面图；
图9A和9B分别是沿着图7所示的VIIIa-VIIIa′线和VIIIb-VIIIb′线的薄膜晶体管阵列面板的截面图，并示出了图8A和8B所示的工序之后的工序；
图10是图9A和9B所示的工序之后的工序中的薄膜晶体管阵列面板的布局图；
图11A和11B分别是沿着图10所示的XIa-XIa′线和XIb-XIb′线的薄膜晶体管阵列面板的截面图；以及
图12A和12B分别是沿着图10所示的XIa-XIa′线和XIb-XIb′线的薄膜晶体管阵列面板的截面图，并示出了图11A和11B所示的工序之后的工序。
具体实施方式
为了使本领域技术人员能够实施本发明，现参照附图详细说明本发明的优选实施例。但是，本发明可表现为不同形式，它不局限于在此说明的实施例。
在附图中，为了清楚起见夸大了各层的厚度及区域。在全篇说明书中对相同元件附上相同的符号，应当理解的是当提到层、区域、基片、和基片等元件在别的部分“之上”时，指其直接位于别的元件之上，或者也可能有别的元件介于其间。相反，当某个元件被提到“直接”位于别的部分之上时，指并无别的元件介于其间。
现参照附图对根据本发明具体实施例中的薄膜晶体管阵列面板及其制造方法进行描述。
参照图1、2A和2B对用于液晶显示器的薄膜晶体管阵列面板进行详细说明。
图1是根据本发明实施例的薄膜晶体管阵列面板的典型布局图，而图2A和2B分别是沿图1所示的IIa-IIa′线和IIb-IIb′线的薄膜晶体管阵列面板的截面图。
用于传输栅极信号的多条栅极线121形成于绝缘基片110上。每一条栅极线121基本上沿横向延伸，包括多个向下突出的部分形成多个栅极电极124和用于与另一层或外部装置接触的具有较大面积的扩张端部129。
栅极线121包括两个物理特性不同的薄膜，下层薄膜和上层薄膜。优选地，上层薄膜由含有诸如铝和铝合金这样的低电阻率含铝金属制成，以降低栅极线121中的信号延迟或电压降落。另一方面，优选地，下层薄膜由诸如铬(Cr)、钼(Mo)，钼合金如MoW、钽(Ta)和钛(Ti)这样的材料组成，它们与其它材料诸如氧化铟锡(ITO)和氧化铟锌(IZO)这样的具有良好的物理、化学及电接触特性。下层薄膜材料和上层薄膜材料组合的优选实例是铬(Cr)和铝(Al)、铬(Cr)和铝-钕(Al-Nd)合金，它们在不同的蚀刻条件下进行蚀刻。在图1A和2B中，栅极电极124的下层和上层薄膜分别由附图标号124p和124q表示，端部129的下层和上层薄膜分别由附图标号129p和129q表示。除去栅极线121的端部129的上层薄膜129q部分以露出下层薄膜129p的下面部分，并且因此至少有一个上层薄膜129q的边缘设置于下层薄膜129p上。
然而，栅极线121可以具有单层或三层或更多层。
另外，栅极线121的侧面与基片110的表面相倾斜，倾斜的角度约为30-80度。
优选地，由氮化硅(SiNx)制成的栅极绝缘层140形成于栅极线121上。
优选地，使用氢化非晶硅(缩写为“a-Si”)制成的多个半导体条151形成于栅极绝缘层140上。每个半导体条151基本上沿纵向延伸，且具有向栅极124分支的多个突出部154。
优选地，由硅化物或重掺杂n型杂质的n+氢化a-Si(非晶硅)制成的多个欧姆接触条和岛161和165形成于半导体条151上。每个欧姆接触条161具有多个突出部163，而突出部163和欧姆接触岛165成对置于半导体条151的突出部154上。
半导体条151、欧姆接触部161和165的侧面与基片110表面相倾斜，其优选的倾斜角度大约在30-80度之间。
多条数据线171和多个漏极175形成于欧姆接触部161和165上面。
传输数据电压的数据线171基本上沿纵向延伸并于栅极线121相交。每个数据线171包括用于与另一层或外部装置接触的具有较大面积的扩张部179。
每条数据线171的多个朝漏极175的方向突出的分支，形成多个源极173。每个漏极175包括设置在栅极电极124上并部分附着于用于与另一层接触的具有较大面积的源极173的一个直线端部。栅极124、源极173、和漏极175与半导体条151的突出部154共同形成具有设置在源极173和漏极175之间突出部154中的信道的薄膜晶体管(TFT)。
数据线171和源极175还包括下层薄膜171p和175p及位于其上的上层薄膜171q和175q。下层薄膜材料和上层薄膜材料组合的优选实例是铬(Cr)和铝(Al)、铬(Cr)和铝-钕(Al-Nd)合金，它们在不同的蚀刻条件下进行蚀刻。在图2A和2B中，源极173的下层和上层薄膜分别由附图标号173p和173q表示，端部179的下层和上层薄膜分别由附图标号179p和179q表示。设置在薄膜晶体管的信道周围的源极173的下层薄膜173p的某些部分和漏极175直线端部的下层薄膜175p的某些部分是暴露的。另外，漏极175的扩张端部的下层薄膜175p的部分和数据线171端部179的下层薄膜179p的部分也是暴露的。因此，至少有一条设置在下层薄膜175p/179p上的上层薄膜175q/179q的边缘。
与栅极线121相同，数据线171和漏极175的边相对于基片110的表面呈锥形，其倾斜角度在30-80度之间。
欧姆接触部161和165仅置于下半导体条151和上数据线171和其上的上漏极175之间，并减小相互间的接触电阻。半导体条151具有与数据线171、漏极175以及下面的欧姆接触部161和165几乎相同的平面形态。然而，半导体条151的突出部154包含未被数据线171和漏极175覆盖的多个露出部分，如位于源极173和漏极175之间的部分。
钝化层180形成于数据线171、漏极175和未被数据线171和漏极175覆盖的半导体条151的露出部分上。优选地，钝化层180由具有良好平面性的感光有机材料、低介电绝缘材料如通过等离子增强化学汽相淀积(PECVD)形成的a-Si:C:O和a-Si:O:F，或诸如氮化硅和氧化硅这样的无机材料所制成。
钝化层180具有多个分别暴露出数据线171和漏极175的端部179的接触孔182和185。钝化层180和栅极绝缘层140具有多个露出栅极线121端部129的接触孔181。而且，钝化层180还具有多个露出薄膜晶体管中半导体条151的突出部154的露出部分的开口189，以及设置于突出部154露出部分周围的下层薄膜173p和175p的露出部分。
接触孔181、182和185露出下层薄膜129p、179p和175p。下层薄膜129p、179p和175p上面的上层薄膜129p、179p和175p的边缘与接触孔181、182和185和开口189的边完全对应一致。另外，接触孔181露出栅极线121端部129的边缘和基片110的某些部分，接触孔182/185露出数据线171/漏极175的端部179的边缘和栅极绝缘层140的某些部分。
多个像素电极190、多个冗余源极193和冗余漏极195、以及多个辅助接触部81和82形成于钝化层180上，优选由IZO制成。
像素电极190通过接触孔185与漏极175进行物理连接和电连接，以便于像素电极190从漏极175接收数据电压。像素电极190将漏极175的露出部分完全覆盖。
供有数据电压的像素电极190与另一面板(未示出)上的共同电极(未示出)共同产生电场，使其间的液晶层中的液晶分子的方向产生变化。
像素电极190和共同电极形成液晶电容器，将关掉TFT后的外加电压存储起来。另一个与液晶电容器平行连接的电容器叫做“存储电容器”，可以用来提高电压存储性能。存储电容器通过将像素电极190与其邻近的栅极线121(称为“前栅极线”)或与单独提供的存储电极(未示出)叠置进行工作。存储电容器的电容，即存储电容随着重叠区域的增加或通过提供与像素电极190相连并与栅极线121或存储电极相重叠的导体而相应增加，在像素电极190下面以缩短终端间的距离。
像素电极190可以与栅极线121和数据线171相重叠以提高孔径比(纵横比aperture ratio)。
冗余源极193和冗余漏极195分别置于源极与漏极173、175上，它们通过开口189与源极与漏极173、175的下层薄膜173p和175p的露出部分相连。冗余电极193和195覆盖开口189中的源极与漏极173、175下层薄膜173p和175p的露出部分，它们有相互对应并与下层薄膜173p和175p相应一致的内边缘。
辅助接触部81/82通过接触孔181/182与栅极线121/数据线171的露出部分129/179相连，而且接触孔181/182和接触孔81/82完全覆盖露出的突出部129和179。辅助接触部81/82保护露出部分129和179，补充露出部分129和179与外部装置之间的附着力。
与此同时，栅极线121端部129的下层薄膜129p、179p和175p的边缘，数据线171的端部179，以及通过接触孔181、182和185的漏极175的扩张端部的露出防止辅助接触部81、82和像素电极190在接触孔181、182和185处断开。例如，靠近置于下层薄膜175p上面的接触孔185边缘的像素电极190的部分可能会由于上层薄膜175q在接触孔185边缘上的底切(undercut)而断开。底切就是接触孔185边缘处的钝化层180下的上层薄膜175q的一部分被去除而在钝化层180下放置上层薄膜175q边缘以便于接触孔185的侧壁会有如图2A所示的孔或凹陷处。然而，直接置于栅极绝缘层140上面的接触孔185的另一边缘并没有这样的底切。因此，像素电极190与具有光滑侧面的漏极175接触，从而保证了相互间的可靠接触。
优选地，多个由感光有机材料制成的柱状隔离物置于半导体条151的露出部分和钝化层180上。隔离物320维持薄膜晶体管阵列面板和共同电极之间的间隙并保护半导体条151的露出部分。隔离物320可以包含氮化硅薄膜。
像素电极190可以由ITO或透明导电聚合物制成。就反射型液晶显示器(LCD)而言，像素电极190由不透明反射性金属制成。在这些情况下，辅助接触部81和82可以由与像素电极190不同的诸如ITO或IZO这样的材料制成。
根据本发明实施例的制造薄膜晶体管阵列面板的方法如图1、2A和2B所示，现参照图3至12B和图1、2A和2B对此进行详细的说明。
图3是根据本发明实施例的制造方法的第一个工序中图1、2A和2B所示的薄膜晶体管阵列面板的布局图；图4A和4B分别是沿图3所示的IVa-IVa′线和IVb-IVb′线的薄膜晶体管阵列面板的截面图；图5是图3-4B所示的工序之后的工序中的薄膜晶体管阵列面板的布局图；图6A和6B分别是沿着图5所示的VIa-VIa′线和VIb-VIb′线的薄膜晶体管阵列面板的截面图；图7是图5-6B所示的工序之后的工序中的薄膜晶体管阵列面板的布局图；图8A和8B分别是沿着图7所示的VIIIa-VIIIa′线和VIIIb-VIIIb′线的薄膜晶体管阵列面板的截面图；图9A和9B分别是沿着图7所示的VIIIa-VIIIa′线和VIIIb-VIIIb′线的薄膜晶体管阵列面板的截面图，并示出了图8A和8B所示的工序之后的工序；图10是图9A和9B所示的工序之后的工序中的薄膜晶体管阵列面板的布局图；图11A和11B分别是沿着图10所示的XIa-XIa′线和XIb-XIb′线的薄膜晶体管阵列面板的截面图；以及图12A和12B分别是沿着图10所示的XIa-XIa′线和XIb-XIb′线的薄膜晶体管阵列面板的截面图，并示出了图11A和11B所示的工序之后的工序。
参照图3-4B，包括多个栅极124的多个栅极线121形成在诸如透明玻璃这样的绝缘基片110上。栅极线121包括两个导电薄膜，优选由铬(Cr)制成并具有约500的厚度的下层导电薄膜，和优选由铝(Al)制成并具有约为1,000-3,000厚度，优选厚度约为2,500的上层导电薄膜。
参照图5-6B，栅极绝缘层140、本征a-Si层，非本征a-Si层、和包括下层导电薄膜和上层导电薄膜的导电层依次通过CVD和溅射沉积，并且对导电层、非本征a-Si层和本征a-Si层进行光蚀刻以形成多个包括上层和下层导体174q和174p的导体174，多个非本征半导体条164，和包括在栅极绝缘层140上的多个突出部154的多个本征半导体条151。
优选地，栅极绝缘层140由厚度为约2,000至5,000的氮化硅组成，并且沉积温度优选约为250-500℃。本征a-Si层和非本征a-Si层的厚度约为500-600。优选由铬(Cr)制成并具有约500的厚度的下层导电薄膜和优选由铝(Al)制成并具有约为1,000-3,000厚度，优选厚度约为2,500的上层导电薄膜。上层导电薄膜的溅射目标优选铝(Al)或含有2原子(atomic)％钕(Nd)的铝-钕(Al-Nd)，而溅射温度约为150℃。
参照图7-9B，优选地，沉积具有大于3,000左右厚度的钝化层180并形成感光层(光致抗蚀剂)40。钝化层180和栅极绝缘层140使用感光层40作为蚀刻掩膜进行蚀刻从而形成多个接触孔181、182、185和多个开口189。
具体地讲，最初感光层40具有位置依赖性厚度(厚度依其位置而定)，这样，接触孔182和185上的部分(未示出)就具有比其它部分小的厚度，而且这里基本上没有在接触孔181上面的感光层。将未被感光层40覆盖的钝化层180和栅极绝缘层140的部分除去以形成露出栅极线121和上层导体174q的端部129的上层薄膜129q的接触孔181。在此期间，具有更小厚度的感光层(光致抗蚀剂)40的部分阻止置于接触孔182和185中的栅极绝缘层140和开口189被除去，这样靠近导体174的边缘的栅极绝缘层140的部分就不会被过度切割。其后，接触孔182、185和开口189上的感光层40的部分被除去以露出钝化层180的下面部分，除去钝化层180的露出部分以形成如图8A和8B所示的接触孔182、185和开口189。除去感光层40之前或之后，上层导体174q和上层薄膜129q的露出部分也被除去以露出下层导体174p和下层薄膜129p并完成端部179和漏极175的上层薄膜171q和175q，如图9A和9B所示。确定用于蚀刻上层导体174q和上层薄膜129q的蚀刻条件，以便于下层导体174p和下层薄膜129p不会被蚀刻。此时，会形成如图9A和9B所示的上层导体174q和上层薄膜129q的底切。
参照图10-11B，对厚度约为400-500的IZO层进行溅射和光蚀刻，以形成多个像素电极190、多个冗余源极193和冗余漏极195、以及多个辅助接触部81和82。可用作IZO溅射靶的工业用的实例是日本的Idemitsu生产的IDIXO(氧化铟X-金属)。溅射靶可以包括In₂O₃和ZnO，而铟(In)和锌(Zn)中的锌(Zn)含量优选在约15-20原子％之间。另外，用于锌的优选溅射温度应低于约250℃，而IZO可以通过草酸进行蚀刻。
辅助接触部81和82、冗余电极193和195、和像素电极190覆盖通过接触孔181露出的下层导体129p的露出部分，通过接触孔182露出的下层导体174p的露出部分，通过接触孔182、185和开口189露出的栅极绝缘层140的露出部分，和开口189露出的下层导体174p的某些露出部分。然而，通过接触孔189露出的下层导体174p的其它露出部分尚未被覆盖。通过覆盖蚀刻除去下层导体174p的露出部分以露出非本征半导体条164，并完成数据线171和漏极175的下层薄膜171p和175p。利用铬蚀刻剂同时去除IZO层和下层导体174p的露出部分。冗余电极193和195使对薄膜晶体光管长度和宽度的控制更为容易。
参照图12A和12B，未被数据线171和漏极175所覆盖的非本征半导体条164的露出部分，使用覆盖蚀刻对其进行去除以完成包含多个突出部163和多个欧姆接触岛165的多个欧姆接触条161并露出本征半导体条151的部分。
为稳定半导体条151的露出表面，可随后进行氧等离子体处理。
最后，优选地，由无机绝缘体如氮化硅和氧化硅制成的多个柱状隔离物形成于半导体条151的露出部分，如图1-2B所示。柱状隔离物320可以由感光性材料制成，且由于感光层的厚度可以通过控制旋转涂布装置的旋转速度进行调节，因而简化了工艺过程。
上述方法通过利用钝化层180、冗余电极193和195、辅助接触部81和82、和像素电极190，使源极173与漏极175分离，从而减少了光刻的工序。因此，简化制造方法以降低制造成本和生产率。
另外，通过利用冗余电极193和195，可以容易地控制薄膜晶体管的信道宽度和长度。而且，该实施例通过利用接触孔181、182和185露出栅极线121、数据线171和漏极175的边缘防止了辅助接触部81、82和像素电极190的断开。此外，狭缝掩膜可防止栅极绝缘层140的部分被从接触孔182、185和开口189中除去，从而防止了由于在栅极绝缘层下面而产生的断开。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。