《脉冲信号驻波保护电路.pdf》由会员分享，可在线阅读，更多相关《脉冲信号驻波保护电路.pdf（10页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104320094A43申请公布日20150128CN104320094A21申请号201410454532222申请日20140909H03F1/5220060171申请人成都四威航空电源有限公司地址610091四川省成都市苏坡西路35号1栋1单元3楼72发明人黄亮侯军杨阳54发明名称脉冲信号驻波保护电路57摘要本发明公开了一种脉冲信号驻波保护电路，包括检波模块，用于对正向射频信号和反向射频信号分别进行峰值检波以得到峰值电压；采样模块，用于获取峰值电压；A/D转换模块，用于将峰值电压转换为数值信号；以及处理器，用于自动识别数值信号的上升沿和下降沿，并将在上升沿和下降沿区间内。
2、的有效值进行处理以得到驻波保护信号；检波模块、采样模块、A/D转换模块以及处理器依次相连接。本发明采用峰值检波器和采样电路实现正反向电压信号采集，能够适应任意占空比脉冲信号或窄脉冲信号，且能快速检测出脉冲的峰值电压。并且，在处理器内部进行逻辑运算，避免了射频信号的干扰，以保证检测准确、工作稳定。51INTCL权利要求书2页说明书5页附图2页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书5页附图2页10申请公布号CN104320094ACN104320094A1/2页21一种脉冲信号驻波保护电路，其特征在于，包括检波模块，用于对正向射频信号和反向射频信号分别进行峰值检波以得。
3、到峰值电压；采样模块，用于获取所述峰值电压；A/D转换模块，用于将所述峰值电压转换为数值信号；以及处理器，用于自动识别所述数值信号的上升沿和下降沿，并将在上升沿和下降沿区间内的有效值进行累加，当反向脉冲结束时再将累加后的数据送入除法器并将所述除法器的输出结果与阈值进行比较以得到驻波保护信号；所述检波模块、采样模块、A/D转换模块以及处理器依次相连接。2根据权利要求1所述的驻波保护电路，其特征在于，所述检波模块包括第一峰值检波器和第二峰值检波器；所述采样模块包括第一采样电路和第二采样电路；所述A/D转换模块包括第一A/D转换器和第二A/D转换器；所述第一峰值检波器、第一采样电路和第一A/D转换器。
4、依次连接在正向信号源与所述处理器之间；所述第二峰值检波器、第二采样电路和第二A/D转换器依次连接述反向信号源与所述处理器之间。3根据权利要求1所述的驻波保护电路，其特征在于，所述处理器包括驻波保护产生电路；依次连接在所述第一A/D转换器与所述驻波保护产生电路之间的第一数据缓存器和上升沿判定单元，并且所述第一数据缓存器还与所述驻波保护产生电路连接；以及依次连接在所述第二A/D转换器与所述驻波保护产生电路之间的第二数据缓存器和下降沿判定单元，并且所述第二数据缓存器还与所述驻波保护产生电路连接。4根据权利要求3所述的驻波保护电路，其特征在于，所述上升沿判定单元和下降沿判定单元分别包括第一位移寄存器、。
5、第二位移寄存器、第三位移寄存器、第一减法器、第二减法器、第三减法器、第一比较器、第二比较器、第三比较器和与门电路；所述第三位移寄存器的输入端与第三减法器的正输入端连接；所述第三位移寄存器的输出端分别与第二位移寄存器的输入端、第三减法器的负输入端以及第二减法器的正输入端连接；所述第二位移寄存器的输出端分别与第一位移寄存器的输入端、第二减法器的负输入端以及第一减法器的正输入端连接；所述第一位移寄存器的输出端分别与第一减法器的负输入端和驻波保护产生单元连接；所述第一位移寄存器、第二位移寄存器和第三位移寄存器的时钟输入端均接收同步时钟脉冲信号；所述第三减法器的输出端连接至所述第三比较器的正输入端；所述。
6、第二减法器的输出端与第二比较器的正输入端连接；所述第一减法器的输出端与第一比较器的正输入端连接；所述第一比较器的输出端、第二比较器的输出端和第三比较器的输出端均连接至所述与门电路的输入端；所述第三比较器的负输入端、第二比较器的负输入端和第一比较器的负输入端均接收预设阶梯值。5根据权利要求2所述的驻波保护电路，其特征在于，所述驻波保护产生电路包括第一选择器、第二选择器、第一累加器、第二累加器、数据开关、除法器和第四比较器；所述第一选择器的第一输入端与所述上升沿判定单元的与门电路连接，所述第一选择器的第二输入端与所述第一缓存器的输出端连接，所述第一选择器的第三输入端接地，所权利要求书CN10432。
7、0094A2/2页3述第一选择器的输出端与所述第一累加器的第一输入端连接；所述第一累加器的输出端分别与其第二输入端和所述数据开关的第一输入端连接；所述第二选择器的第一输入端与所述下降沿判定单元的与门电路连接，所述第二选择器的第二输入端与所述第二数据缓存器的输出端连接，所述第二选择器的第三输入端接地，所述第二选择器的输出端与所述第二累加器的第一输入端连接；所述第二累加器的输出端分别与其第二输入端和所述数据开关的第二输入端连接；所述第一累加器和第二累加器的时钟信号输入端均接收同步时钟脉冲信号；所述数据开关的第三输入端与所述下降沿判定单元的第一位移寄存器的输出端连接；所述数据开关的两个输出端分别与所。
8、述除法器的两个输入端连接；所述除法器的输出端与所述第四比较器的负输入端连接，所述第四比较器的正输入端接收阈值。6根据权利要求2所述的驻波保护电路，其特征在于，所述第一A/D转换器和第二A/D转换器为高速A/D转换器。7一种脉冲信号驻波保护的方法，其特征在于，包括以下步骤S1、将经耦合的正向射频信号和反向射频信号分别进行检波、采样以得到峰值电压；S2、将所述峰值信号转换成数值信号；S3、对所述数值信号进行上升沿和下降沿判定以得到脉冲信号的有效值区间；并将在上升沿和下降沿区间内的有效值进行累加，当反向脉冲结束时将累加后的数据送入除法器并将除法器的输出结果与阈值进行比较以得到驻波保护信号。权利要求书。
9、CN104320094A1/5页4脉冲信号驻波保护电路技术领域0001本发明涉及一种脉冲信号驻波保护电路。背景技术0002传统驻波保护电路主要通过“正反向检波电压放大与延时正反电压比较”来进行驻波保护，当反向电压与正向电压的比值超过一定值后，启动驻波保护，这样做的缺点是1、传统检波模块的延时电路会导致不适应脉冲信号或变占空比的脉冲信号；2、传统检波模块上升下降沿较慢，不适应窄脉冲；3、模拟信号容易受到射频信号的干扰。发明内容0003本发明的目的是提供一种脉冲信号驻波保护电路，能够适应任意占空比脉冲信号或窄脉冲信号，且能快速检测出脉冲的峰值电压。并且，在处理器内部进行逻辑运算，避免了射频信号的干。
10、扰，以保证检测准确、工作稳定。0004为解决上述技术问题，本发明提供一种脉冲信号驻波保护电路，包括检波模块，用于对正向射频信号和反向射频信号分别进行峰值检波以得到峰值电压；采样模块，用于获取峰值电压；A/D转换模块，用于将峰值电压转换为数值信号；以及处理器，用于自动识别所述数值信号的上升沿和下降沿，并将在上升沿和下降沿区间内的有效值进行累加，当反向脉冲结束时再将累加后的数据送入除法器并将除法器的输出结果与阈值进行比较以得到驻波保护信号；其中，A/D转换模块检波模块、采样模块、A/D转换模块以及处理器依次相连接。0005进一步地，A/D转换模块检波模块包括第一峰值检波器和第二峰值检波器；A/D转。
11、换模块采样模块包括第一采样电路和第二采样电路；A/D转换模块A/D转换模块包括第一A/D转换器和第二A/D转换器；A/D转换模块第一峰值检波器、第一采样电路和第一A/D转换器依次连接在正向信号源与A/D转换模块处理器之间；A/D转换模块第二峰值检波器、第二采样电路和第二A/D转换器依次连接述反向信号源与A/D转换模块处理器之间；进一步地，处理器包括A/D转换模块；依次连接在第一A/D转换器与A/D转换模块之间的第一数据缓存器和上升沿判定单元，并且第一数据缓存器还与A/D转换模块连接；以及依次连接在第二A/D转换器与A/D转换模块之间的第二数据缓存器和下降沿判定单元，并且第二数据缓存器还与A/D。
12、转换模块连接。0006进一步地，上升沿判定单元和下降沿判定单元分别包括第一位移寄存器、第二位移寄存器、第三位移寄存器、第一减法器、第二减法器、第三减法器、第一比较器、第二比较器、第三比较器和与门电路。0007第三位移寄存器的输入端分别与第三减法器的正输入端连接；第三位移寄存器的输出端分别与第二位移寄存器的输入端、第三减法器的负输入端以及第二减法器的正输入说明书CN104320094A2/5页5端连接；第二位移寄存器的输出端分别与第一位移寄存器的输入端、第二减法器的负输入端以及第一减法器的正输入端连接；第一位移寄存器的输出端分别与第一减法器的负输入端和驻波保护产生单元连接；第一位移寄存器、第二位。
13、移寄存器和第三位移寄存器的时钟输入端均接收同步时钟脉冲信号；第三减法器的输出端连接至第三比较器的正输入端；第二减法器的输出端与第二比较器的正输入端连接；第一减法器的输出端与第一比较器的正输入端连接；第一比较器的输出端、第二比较器的输出端和第三比较器的输出端均连接至与门电路的输入端；第三比较器的负输入端、第二比较器的负输入端和第一比较器的负输入端均接收预设阶梯值。0008进一步地，A/D转换模块包括第一选择器、第二选择器、第一累加器、第二累加器、数据开关、除法器和第四比较器；第一选择器的第一输入端与上升沿判定单元的与门电路连接，第一选择器的第二输入端与第一数据缓存器的输出端连接，第一选择器的第三。
14、输入端接地，第一选择器的输出端与第一累加器的第一输入端连接；第一累加器的输出端分别与其第二输入端和数据开关的第一输入端连接；第二选择器的第一输入端与下降沿判定单元的与门电路连接，第二选择器的第二输入端与第二数据缓存器的输出端连接，第二选择器的第三输入端接地，第二选择器的输出端与第二累加器的第一输入端连接；第二累加器的输出端分别与其第二输入端和数据开关的第二输入端连接；第一累加器和第二累加器的时钟信号输入端均接收同步时钟脉冲信号；数据开关的第三输入端与下降沿判定单元的第一位移寄存器的输出端连接；数据开关的两个输出端分别与除法器的两个输入端连接；除法器的输出端与第四比较器的负输入端连接，第四比较器。
15、的正输入端接收阈值。0009进一步地，第一A/D转换器和第二A/D转换器为高速A/D转换器。0010一种脉冲信号驻波保护的方法，包括以下步骤S1、将经耦合的正向射频信号和反向射频信号分别进行检波、采样以得到峰值电压；S2、将上述峰值信号转换成数值信号；S3、对上述数值信号进行上升沿和下降沿判定以得到脉冲信号的有效值区间；并将在上升沿和下降沿区间内的有效值进行累加，当反向脉冲结束时将累加后的数据送入除法器并将除法器的输出结果与阈值进行比较以得到驻波保护信号。0011本发明的有益效果为本发明采用检波器和采样模块实现正反向电压信号采集，能够适应任意占空比脉冲信号或窄脉冲信号，且能快速检测出脉冲的峰值。
16、电压。并且，在处理器内部进行逻辑运算，避免了射频信号的干扰，以保证检测准确、工作稳定。附图说明0012图1为本发明最佳实施例的整体原理框图；图2为本发明最佳实施例的上升沿判定单元和下降沿判定单元的电路原理图；图3为本发明最佳实施例的A/D转换模块的电路原理图。具体实施方式0013下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易说明书CN104320094A3/5页6见的，一切利用本发明构思的发明创造均在保护之列。00。
17、14下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。0015如图1所示的一种脉冲信号驻波保护电路，包括检波模块，用于对正向射频信号和反向射频信号分别进行峰值检波以得到峰值电压；采样模块，用于获取峰值电压；A/D转换模块，用于将峰值电压转换为数值信号；以及处理器，用于自动识别所述数值信号的上升沿和下降沿，并将在上升沿和下降沿区间内的有效值进行累加，当反向脉冲结束时再将累加。
18、后的数据送入除法器并将除法器的输出结果与阈值进行比较以得到驻波保护信号。其中，上述A/D转换模块检波模块、采样模块、A/D转换模块以及处理器依次相连接。0016此外，A/D转换模块检波模块包括第一峰值检波器和第二峰值检波器；A/D转换模块采样模块包括第一采样电路和第二采样电路；A/D转换模块A/D转换模块包括第一A/D转换器和第二A/D转换器；A/D转换模块第一峰值检波器、第一采样电路和第一A/D转换器依次连接在正向信号源与A/D转换模块处理器之间；A/D转换模块第二峰值检波器、第二采样电路和第二A/D转换器依次连接述反向信号源与A/D转换模块处理器之间；处理器包括驻波保护产生电路；依次连接在。
19、第一A/D转换器与A/D转换模块之间的第一数据缓存器和上升沿判定单元，并且第一数据缓存器还与A/D转换模块连接；以及依次连接在第二A/D转换器与A/D转换模块之间的第二数据缓存器和下降沿判定单元，并且第二数据缓存器还与A/D转换模块连接。0017处理器中的上升沿判定单元和下降沿判定单元依据上述数值信号自动识别脉冲电压的上升沿和下降沿，并输出控制信号。A/D转换模块单元对正向和反向脉冲有效数据进行累加，当反向脉冲结束时将数据送入除法器并将结果与阈值进行比较，当超过设定的阈值时输出驻波保护信号并保持。0018如图2所示的上升沿判定单元和下降沿判定单元分别包括第一位移寄存器、第二位移寄存器、第三位移。
20、寄存器、第一减法器、第二减法器、第三减法器、第一比较器、第二比较器、第三比较器和与门电路。0019第三位移寄存器的输入端分别与第三减法器的正输入端连接；第三位移寄存器的输出端分别与第二位移寄存器的输入端、第三减法器的负输入端以及第二减法器的正输入端连接；第二位移寄存器的输出端分别与第一位移寄存器的输入端、第二减法器的负输入端以及第一减法器的正输入端连接；第一位移寄存器的输出端分别与第一减法器的负输入端和驻波保护产生单元连接；第一位移寄存器、第二位移寄存器和第三位移寄存器的时钟输入端均接收同步时钟脉冲信号；第三减法器的输出端连接至第三比较器的正输入端；第二减法器的输出端与第二比较器的正输入端连接。
21、；第一减法器的输出端与第一比较器的正输入端连接；第一比较器的输出端、第二比较器的输出端和第三比较器的输出端均连接至与门电路的输入端；第三比较器的负输入端、第二比较器的负输入端和第一比较器的负输入端均接收预设阶梯值。0020上升沿判定电路和下降沿判定电路均为同步时序电路，上升沿判定单元的第三位说明书CN104320094A4/5页7移寄存器的输入端与第一数据缓存器连接，下降沿判定单元的第三位移寄存器的输入端与第二数据缓存器连接。第一位移寄存器、第二位移寄存器和第三位移寄存器用于保持最近3个时刻的数据，在同步时钟上升沿时，将前一次时刻的数据与后一时刻数据进行减法运算并与预设阶梯值进行比较，只有当检。
22、测到上升沿时，上升沿判定电路输出高电平，当检测到脉冲平顶时，上升沿判定电路输出低电平。利用高到低的变化判定正向脉冲有效并得出正向脉冲有效信号。同理，下降沿判定电同样利用高到低的变化判定反向脉冲有效并得出反向脉冲有效信号。0021其中，预设阶梯值由指标脉冲上升沿下降沿时间、峰值检波器的灵敏度以及同步时钟周期确定，公式如下如图3所示的驻波保护产生电路包括第一选择器、第二选择器、第一累加器、第二累加器、数据开关、除法器和第四比较器；第一选择器的第一输入端与上升沿判定单元的与门电路连接，第一选择器的第二输入端与第一数据缓存器的输出端连接，第一选择器的第三输入端接地，第一选择器的输出端与第一累加器的第一。
23、输入端连接；第一累加器的输出端分别与其第二输入端和数据开关的第一输入端连接；第二选择器的第一输入端与下降沿判定单元的与门电路连接，第二选择器的第二输入端与第二数据缓存器的输出端连接，第二选择器的第三输入端接地，第二选择器的输出端与第二累加器的第一输入端连接；第二累加器的输出端分别与其第二输入端和数据开关的第二输入端连接；第一累加器和第二累加器的时钟信号输入端均接收同步时钟脉冲信号；数据开关的第三输入端与下降沿判定单元的第一位移寄存器的输出端连接；数据开关的两个输出端分别与除法器的两个输入端连接；除法器的输出端与第四比较器的负输入端连接，第四比较器的正输入端接收阈值。0022A/D转换模块的加法。
24、器将在正向脉冲有效信号和反向脉冲有效信号有效值范围内的正向数值信号和反向数值信号分别进行累加。当反向射频信号结束时，将正向数值信号和反向数值信号的累加值相除，最后进入比第四较器进行比较。当正向数值信号和反向数值信号的累加值相除的结果大于阈值时，那么第四比较器将输出驻波保护信号。0023一种脉冲信号驻波保护的方法，包括以下步骤S1、将经耦合的正向射频信号和反向射频信号分别进行检波、采样以得到峰值电压。0024S2、将所述峰值信号转换成数值信号。0025S3、对所述数值信号进行上升沿和下降沿判定以得到脉冲信号的有效值区间；并将在上升沿和下降沿区间内的有效值进行累加，当反向脉冲结束时将累加后的数据送。
25、入除法器并将除法器的输出结果与阈值进行比较以得到驻波保护信号。0026本发明的工作过程如下经耦合的正向射频信号和反向射频信号分别通过峰值检波器和采样电路以得到正向峰值电压和负向峰值电压，正负向峰值电压再经由A/D转换器分别转换成为正向数值信号和反向数值信号；正向数值信号和反向数值信号分别进入上升沿判定单元和下降沿判定单元以得到正向脉冲有效信号和反向脉冲有效信号，A/D转换模块将在正向脉冲有效信号和反向脉冲有效信号范围内的正向数值信号和反向数值信号进行累加后相除，并将相除后的结果与阈值相比较。当正向数值信号和反向数值信号的累加说明书CN104320094A5/5页8值相除的结果大于阈值时，那么第四比较器即输出驻波保护信号。说明书CN104320094A1/2页9图1图2说明书附图CN104320094A2/2页10图3说明书附图CN104320094A10。