手机探测门信号处理系统技术领域
本发明属于手机检测技术领域，具体涉及一种手机探测门信号处理系统。
背景技术
越来越多的保密场合需要对于手机等通讯录音功能设备进行排查，手机
检测门应运而生。现有的手机检测门主要分为主动式和被动式两种。主动式
手机检测门采用了金属探测门的电涡流原理，缺点是电磁辐射超标，无法排
除钥匙，皮带等金属物的误报。而被动式手机检测门则主要采用磁通门传感
器技术，配合一定的软件智能算法提高了准确率，并且对人体安全没有任何
辐射。磁通门传感器通常用于静态或者低频变化的弱磁检测，拥有其他磁敏
元件难以媲美的灵敏度和可靠性，适用于地磁或人体磁场的检测。
磁通门探头的输出主要是激励的二次谐波，需要把它转变成与被测磁场
成线性关系的直流电压信号。传统的磁通门信号处理电路主要采用模拟元器
件，制作复杂，成本高，且很难小型化，可移植性也很差。并且在开环方式
下，由于铁芯磁导率随温度的变化很大，磁通门的灵敏度变化也很大，温度
性能易受影响，抗干扰性能不好，测量精度低，并不能满足手机探测门的应
用环境和市场需求。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：为了提高手机探测门的测量精度和产品性
能，如何提供一种基于FPGA的手机探测门信号数字处理系统。
(二)技术方案
为解决上述技术问题，本发明提供一种手机探测门信号处理系统，其包
括：传感器激励源模块、磁通门信号调理采集模块、负反馈回路模块；
所述传感器激励源模块包括实现于FPGA内的正弦激励发生电路和外部
DAC单元；
所述磁通门信号调理采集模块包括外部高速ADC单元，以及实现于
FPGA内的AD接口单元、选频放大单元、相敏整流单元；
所述负反馈回路模块包括积分器、D/A接口单元、高速DAC单元，以及
反馈网络；
所述外部高速ADC用于将磁通门传感器的模拟信号转换为数字信号；
所述实现于FPGA内的AD接口单元用于将串行数据转换成并行数据；
所述选频放大电路用于选出传感器输出信号的二次谐波并放大；
所述相敏整流电路用于将放大后的二次谐波转换成直流电压信号，并抑
制或消除奇次谐波和直流分量无用信号的影响；
所述负反馈模块采用高开环放大倍数的闭环测量电路来获得很好的线性
输出信号，并提高零点和灵敏度的稳定性；其中，信号经积分器积分后进行
DA转换，通过反馈网络送回传感器的测量线圈，保证传感器处于零磁场工作
方式，积分器的输出就是与被测磁场成线性关系的电压信号。
(三)有益效果
本发明中描述的手机探测门信号处理系统采用闭环结构，前向通道上积
分放大环节的增益可视为无穷大，传感器探头实际上工作在“零磁场”条件
下，反馈电流产生的磁场和环境磁场大小相等方向相反。整个系统的信号梯
度主要取决于反馈系数的大小，具有良好的线性度。由于数字逻辑的特点，
和模拟系统相比，基于FPGA的设计有着优秀的温度稳定性，可移植性，且易
于小型化。
附图说明
图1为本发明技术方案原理示意图。
具体实施方式
为使本发明的目的、内容、和优点更加清楚，下面结合附图和实施例，
对本发明的具体实施方式作进一步详细描述。
为解决现有技术的问题，本发明提供一种手机探测门信号处理系统，其
包括：传感器激励源模块、磁通门信号调理采集模块、负反馈回路模块；
如图1所示，所述传感器激励源模块包括实现于FPGA内的正弦激励发
生电路和外部DAC单元；
所述磁通门信号调理采集模块包括外部高速ADC单元，以及实现于
FPGA内的AD接口单元、选频放大单元、相敏整流单元；
所述负反馈回路模块包括积分器、D/A接口单元、高速DAC单元，以及
反馈网络；
所述外部高速ADC用于将磁通门传感器的模拟信号转换为数字信号；
所述实现于FPGA内的AD接口单元用于将串行数据转换成并行数据；
所述选频放大电路用于选出传感器输出信号的二次谐波并放大；
所述相敏整流电路用于将放大后的二次谐波转换成直流电压信号，并抑
制或消除奇次谐波和直流分量无用信号的影响；
所述负反馈模块采用高开环放大倍数的闭环测量电路来获得很好的线性
输出信号，并提高零点和灵敏度的稳定性；其中，信号经积分器积分后进行
DA转换，通过反馈网络送回传感器的测量线圈，保证传感器处于零磁场工作
方式，积分器的输出就是与被测磁场成线性关系的电压信号。
本发明中描述的手机探测门信号处理系统采用闭环结构，前向通道上积
分放大环节的增益可视为无穷大，传感器探头实际上工作在“零磁场”条件
下，反馈电流产生的磁场和环境磁场大小相等方向相反。整个系统的信号梯
度主要取决于反馈系数的大小，具有良好的线性度。由于数字逻辑的特点，
和模拟系统相比，基于FPGA的设计有着优秀的温度稳定性，可移植性，且易
于小型化。
下面结合具体实施例来详细描述本发明。
实施例1
本实施例中，被动式手机检测门是采用磁通门传感器技术探测通讯录音
设备中残留的磁通量，并且根据磁场分布特征区分被测物，从而达到对待检
设备的排查。由此，本实施例提供一种传感器信号处理电路，其基本结构如
图1所示。
本实施例的技术方案功能上包括：传感器激励源模块、磁通门信号调理
采集模块、负反馈回路模块。FPGA内的正弦激励发生电路和外部DAC一起构
成传感器激励源模块。高速ADC和FPGA内的A/D接口、选频放大、相敏整流
构成磁通门信号调理采集模块。积分放大、D/A接口、高速DAC，以及反馈
网络共同构成了负反馈模块。
系统工作时，在激励信号的驱动下，磁通门探头的感应线圈感应环境磁
场大小，产生磁通门信号，经隔直滤波后通过高速ADC芯片转换成串行数据
送FPGA的处理。在FPGA中，ADC芯片采集到的串行数据先转换成并行数据，
然后通过选频放大，相敏整流后得到直流信号。再经过积分放大后经D/A接
口转换成串行数据送到高速DAC芯片转换成模拟信号，经反馈电阻反馈到磁
通门探头的补偿线圈，抵消环境磁场。
本实施例的磁通门传感器采用三轴磁通门传感器，既能测量磁场大小，
又能测量方向。磁通门激励信号由FPGA输出正弦数字信号产生，频率约为
5kHz，FPGA的工作时钟为50MHz，速度相对较低，且精度要求不高，故DAC
采用12位并口DA1210芯片。在该设计中，FPGA芯片选用ALTERA公司
CYCLONEⅢ系列的EP3C40F484C6，工作速度快，可定义引脚丰富，逻辑
单元数量可观，性价比高。
在闭环系统的前向通道中，A/D模块是偏差检测环节，对传感器探头输
出进行采样。在该设计中，二次谐波一个周期采用150个点，即ADC采样频率
是探头输出二次谐波频率的150倍，即1500kHz。采用AD7760芯片作为A/D转
换器，该芯片具有24位精度，转换速度最高为2.5MSPS，可以满足要求。
在反馈回路中，D/A模块作为补偿环节，本实施例采用AD5791芯片，具
有20位精度和35MSPS的转换速率。
FPGA内部正弦激励发生采用查表的方式实现。磁通门信号调理与采集是
FPGA内数字逻辑最核心的功能，由FIR数字滤波器，相敏整流器和基准发生
器三部分组成。
相敏整流器由数据转换器和数据选择器构成。数据转换器将输入转换成
补码形式，数据选择器选择输出输入值或者其补码。基准发生器为相敏整流
器提供基准信号。积分放大由积分器实现，为了防止溢出，采用48位的加法
器和寄存器。在闭环系统中，积分器输出的低24位是反映被测磁场大小的数
字量。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普
通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进
和变形，这些改进和变形也应视为本发明的保护范围。