电压检测装置技术领域
本发明是关于一种电压检测装置，尤指一种不受温度升降以及工作
电压影响的电压检测装置。
背景技术
图1显示传统电压检测电路的示意图，其主要包含电阻(R1，R2，R3)
11，12，13、双载子晶体管14以及比较器15等主要电路元件，其中，
电阻11，12构成一电阻对，电阻13为参考电阻。电压检测电路的工作
原理如下所述，当输入电压(Vin)的电阻分压 ( V in R 3 R 2 + R 3 ) ]]>小于双载子晶体
管14的射基极电压(VEB)时，比较器15的输出为高电位(VDD)电压，当输
入电压的电阻分压大于双载子晶体管14的射基极电压(VEB)时，则比较器
15的输出转态为低电位(GND)。
然而，双载子晶体管14的射基极电压具有负温度系数(随著温度增加
而降低)的特性，并会随著其工作电压而变化，使得温度和电阻值(R1)的
变化皆会造成检测电压的准位发生变动，但此种准位变动的情形在许多
实际应用上是不被容许的。
图2显示改善的电压检测电路的示意图，其包含能阶参考电压(Band-
Gap Reference Voltage)产生器21、电阻(R2，R3)22，23以及比较器24，
能阶参考电压产生器21产生一能阶参考电压(VBG)，其中，该能阶参考电
压具有不随温度、工作电压及电阻值变动的特性，比较器24则将能阶参
考电压与输入电压(Vin)的电阻分压 ( V in R 3 R 2 + R 3 ) ]]>进行比较，使得其检测电
压的准位成为 ( V BG R 2 + R 3 R 3 ) , ]]>因此，只要检测电压的准位大于能阶参考电
压，则任何检测电压的准位皆能予以检测。
图3显示上述能阶参考电压产生器21的内部电路示意图，其还包含
电阻(R1A，R2A，R3A)31，32，33、双载子晶体管(Q1，Q2)对34，35
以及运算放大器(OP)36。由于能阶参考电压产生器21必须再使用上述电
路元件，且其所采用的晶体管的面积比值亦较大，故使得此种电压检测
电路设计较为复杂且较为耗电。因此，如何设计具有不随温度、工作电
压及电阻值而变动的检测电压，且具有电路复杂度低与较不耗电的电压
检测电路，已成为一亟需解决的课题。
发明内容
本发明的主要目的在于提供一种电压检测装置，能不受温度、工作
电压及电阻值影响，能达到较省电的功效。
为实现上述目的，本发明电压检测装置，包括：
一电阻对，与一输入电压相连接；
一参考电阻，与该电阻对的其中一电阻相连接，供分压该输入电压，
以产生一第一比较电压；
至少一晶体管对，分别与该电阻对及该参考电阻相连接，以产生一
第二比较电压；以及
一比较器，连接于该电阻对与该参考电阻之间，并与该至少一晶体
管对的其中一晶体管相连接，供接收该第一比较电压与该第二比较电压，
以进行比较而输出一电压准位。
其中，该电阻对具有一电阻比值、该参考电阻具有一电阻值、该至
少一晶体管对具有一面积比值，供通过调整该电阻对的电阻比值、该参
考电阻的电阻值以及该至少一晶体管对的面积比值来降低温度系数的影
响。
其中，该比较器具有一检测电压准位，该检测电压准位 V BG R 2 + R 3 R 3 , ]]>
其中VBG为该第二比较电压，R2为该电阻对其中一电阻，R3为该参考电
阻。
其中，当所需的检测电压准位不位于该第二比较电压的准位时，则
通过调整该电阻对的电阻比值、该参考电阻的电阻值以及该至少一晶体
管对的面积比值来使得该第二比较电压的准位位于该检测电压准位内。
其中，该比较器具有一检测电压准位，该至少一晶体管对具有一堆
叠级数，其中，该堆叠级数依据该检测电压准位而变动，供依据该堆叠
级数来设置该至少一晶体管对的数目。
其中，当该检测电压准位等于该第二比较电压二倍时，则该堆叠级
数为二，并堆叠(Cascode)二组晶体管对。
所述的电压检测装置，还包括一断电开关，该断电开关位于该电阻
对与该输入电压之间，供切断流入该电阻对的电流，以进入一省电模式。
附图说明
图1为公知电压检测电路的示意图。
图2为公知另一电压检测电路的示意图。
图3为能阶参考电压产生器的内部电路示意图。
图4为本发明一较佳实施例的电压检测电路的示意图。
图5为本发明一较佳实施例的晶体管对堆叠的电路示意图。
图6为本发明一较佳实施例的连接断电开关的电路示意图。
图7为本发明一较佳实施例的具有断电开关以及多级堆叠的晶体管
对的电压检测电路的示意图。
具体实施方式
有关本发明的较佳实施例，敬请参照图4显示的电路示意图，其主
要由电阻对41、参考电阻(R3)42、晶体管对43以及比较器44所组成，
其中，电阻对41包含电阻(R1，R2)411，412，晶体管对43包含晶体管(Q1，
Q2)431，432，于本实施例中，晶体管431，432较佳为双载子晶体管(BJT)。
上述电阻对41与输入电压(Vin)相连接，参考电阻42与电阻对41中
的电阻412相连接，晶体管对43则分别与电阻对41及参考电阻42相连
接，即晶体管431与电阻411相连接，晶体管432与参考电阻42相连接，
比较器44的正相输入端连接于电阻412与参考电阻42之间，比较器44
的反相输入端连接于电阻411与晶体管431之间。
如将电阻411与晶体管431连接处标示为N1节点，参考电阻42与
电阻412连接处标示为N2节点，则N1节点上产生一检测电压，N2节点
上产生待检测的输入电压分压，比较器44则对N1节点电压与N2节点
电压予以比较，当输入电压(Vin)小于检测电压时，则N2节点电压小于
N1节点电压，即比较器44的负端输入电压小于正端输入电压，当输入
电压(Vin)大于检测电压时，则N2节点电压大于N1节点电压，即比较器
44的负端输入电压大于正端输入电压，当输入电压(Vin)等于检测电压时，
则N2节点电压等于N1节点电压，即比较器44的正端输入电压等于负
端输入电压，以完成电压检测的处理。
于本实施例中，N1节点上的检测电压与N2节点上的待检测输入电
压分压的温度补偿原理与公知能阶参考电压电路的温度补偿原理类似。
因此，请参照图3能阶参考电压(VBG)产生的工作原理，由图3中可知：
VBG＝VEB1+(R2/R3)[ΔVEB+VOS]
其中，VOS为运算放大器36的偏移电压(Offset Voltage)，ΔVEB为双载子
晶体管(Q1和Q2)对34，35射极到基极的电压差，其值为：
ΔVEB＝VTλn(R2AQ2/R1AQ1)
其中AQ2/AQ1为双载子晶体管对(Q1和Q2)34，35的面积比值，
故可得：VBG＝VEB1+(R2/R3)[VTλn(R2AQ2/R1AQ1)+VOS]，
因VT+kT/q＝26mV|T＝300°K，
VT/T＝K/q＝0.087mv/℃，
且VEB＝600mV|T＝300°K，
VEB/T＝-2mv/℃，
由上述方程式可得知，调整电阻32与电阻对31，32的电阻比值、
双载子晶体管对34，35的面积比值可以完全去除能阶参考电压的温度系
数。同样地，于本实施例中，即可通过调整参考电阻42与电阻对411，412
的电阻比值(调整参考电阻42的值)以及晶体管对43的面积比值即可完全
除去温度系数的影响。
然而待检测的输入电压可能发生比检测的输入电压还高的情形，以
致于无法进行检测。因此于本发明中的晶体管对431，432可用以堆叠
(Cascode)，如图5所示，晶体管对51，52的堆叠级数依据待检测电压的
准位来设置，亦即当待检测电压准位位于检测电压准位(N1节点电压)附
近，则晶体管对51的级数为一，也就是仅需设置一对晶体管对51即可，
当待检测电压准位位于检测电压准位二倍值附近，则晶体管对51的级数
为二，供检测电压的准位保持稳定。
图6显示本发明检测电路加上断电开关62的第一示意图，其显示电
阻对61与输入电压(Vin)之间增设一断电开关62，当不需进行电压检测
动作时，可通过控制断电开关62来切断流入电阻对61的电流，以进入
省电模式。图7则显示具有断电开关以及多级堆叠的晶体管对的电压检
测电路的示意图。
由以上说明可知，本发明利用至少一级晶体管对、电阻对、分压电
阻以及比较器来构成电压检测电路，并通过调整晶体管对的面积比值或
调整分压电阻与电阻对的比值来降低温度系数的影响，且该分压检测电
路并不受二电压与电阻改便而影响，能使得电压检测电路的准位保持稳
定，减少温度变动的影响，且具有较低的电路复杂度及低耗电性。
上述实施例仅为了方便说明而举例而已，本发明所主张的权利范围
自应以申请专利范围所述为准，而非仅限于上述实施例。