《一种半导体器件终端的平边结构、制造工艺及光掩膜板.pdf》由会员分享，可在线阅读，更多相关《一种半导体器件终端的平边结构、制造工艺及光掩膜板.pdf（10页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104112770A43申请公布日20141022CN104112770A21申请号201410326054722申请日20140708H01L29/06200601H01L21/02200601G03F1/0020120171申请人成都星芯微电子科技有限公司地址610207四川省成都市双流县西南航空港经济开发区物联网产业园区内72发明人胡浩74专利代理机构北京天奇智新知识产权代理有限公司11340代理人杨春54发明名称一种半导体器件终端的平边结构、制造工艺及光掩膜板57摘要本发明公开了一种半导体器件终端的平边结构，以终端的平边的中点为中心，平边设有中心区域和位于中心区域两端。
2、以外的掺杂浓度由内而外依次降低的多个周边区域。本发明还公开了一种平边结构的制造工艺，包括旋涂光刻胶，并使用以下光掩膜板进行曝光、显影光掩膜板的中心区域两端以外周边区域的透光区面积由内而外逐渐减小；通过N型或P型杂质注入形成掺杂；高温氧化推结；通过N型或P型注入形成场截止环；形成场板。本发明还公开了一种用于半导体器件终端制造的光掩膜板，其中心区域两端以外周边区域的透光区面积由内而外逐渐减小。本发明通过将半导体器件终端的平边由中间向两边逐渐降低掺杂浓度，能做到较短的终端长度或较低的导通电阻。51INTCL权利要求书1页说明书4页附图4页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页。
3、说明书4页附图4页10申请公布号CN104112770ACN104112770A1/1页21一种半导体器件终端的平边结构，其特征在于以所述终端的平边的中点为中心，所述终端的平边设有中心区域和多个周边区域，位于所述中心区域两端以外的所述周边区域的数量相同，所述周边区域的掺杂浓度由内而外依次降低，与所述中心区域等距的两个所述周边区域的掺杂浓度相同。2根据权利要求1所述的半导体器件终端的平边结构，其特征在于所述周边区域共八个，四个一组分别位于所述中心区域两端以外。3一种如权利要求1或2所述的半导体器件终端的平边结构的制造工艺，其特征在于包括以下步骤1准备N型衬底或P型衬底电阻率为10200欧姆厘米；。
4、2在N型衬底或P型衬底上生长注入前氧化层；3旋涂光刻胶，并使用光掩膜板进行曝光、显影，所述光掩膜板的结构为以所述光掩膜板的中点为中心，所述光掩膜板设有中心区域和位于所述中心区域两端以外的周边区域，所述周边区域的透光区面积由内而外逐渐减小；4通过P型杂质注入形成P型掺杂或N型杂质注入形成N型掺杂，注入剂量为1E12ATOM/CM21E15ATOM/CM2；5通过高温氧化推结，炉管温度为8501200，持续时间为30分钟300分钟，生长氧化层，并激活P型杂质或N型杂质，形成终端表面耐压区；6对于NMOS，通过N型杂质注入形成N型衬底源漏区，注入剂量为1E12ATOM/CM25E15ATOM/CM2。
5、；对于PMOS，通过P型杂质注入形成P型衬底源漏区，注入剂量为1E12ATOM/CM25E15ATOM/CM2；N型衬底或P型衬底也用作为耐压区边缘的场截止环；7淀积TEOS作为层间介质；8溅镀或者蒸发沉积铝，制作金属接触电极，也用作为金属零偏场板及截止环场板，形成完整的终端耐压结构。4根据权利要求3所述的半导体器件终端的平边结构的制造工艺，其特征在于所述步骤3中的所述光掩膜板为叉指状、棋盘式、锯齿状、阶梯式、圆点状、多边形和环形中的一种或几种。5一种用于半导体器件终端制造的光掩膜板，其特征在于以所述光掩膜板的中点为中心，所述光掩膜板设有中心区域和位于所述中心区域两端以外的周边区域，所述周边区。
6、域的透光区面积由内而外逐渐减小。6根据权利要求5所述的用于半导体器件终端制造的光掩膜板，其特征在于所述光掩膜板为叉指状、棋盘式、锯齿状、阶梯式、圆点状、多边形和环形中的一种或几种。权利要求书CN104112770A1/4页3一种半导体器件终端的平边结构、制造工艺及光掩膜板技术领域0001本发明涉及一种半导体器件终端及其制造工艺，尤其涉及一种半导体器件终端的平边结构、制造工艺及光掩膜板。背景技术0002半导体技术行业中，其功率电子器件，特别是高压器件，为了提高表面击穿电压，需要人为设置低掺杂区，以使平面PN结表面附近处的电场得以分布均匀并减弱。0003目前人为设置上述低掺杂区多采用RESURF技。
7、术，即降低表面电场技术，其原理为对于一个外延平面PN结，当外延层厚度较大时，在反向电压下外延层不能完全耗尽，则在PN结表面处的耗尽层宽度较小，该处的电场较强，因而表面击穿电压较低；当外延层厚度较小时，外延层能够完全耗尽，则在PN结表面处的耗尽层宽度较大，因而该处的电场减弱，击穿电压增高；进一步，当外延层厚度很小时，不仅外延层能够完全耗尽，而且很大一部分外延层也被耗尽了，即相当于PN结表面处的耗尽层宽度大大增加，则电场大大减弱，因而表面击穿电压能够大大提高。0004基于外延层完全耗尽所带来的这样一种效果，因此就提出了能够明显降低表面击穿影响的RESURF二极管的结构；在这种结构中，外延层很薄，而。
8、且掺杂浓度适当，以保证整个外延层在反向电压下能够完全耗尽；二极管的核心是横向的NP结，这种二极管的击穿电压即很接近体内击穿电压。这种降低表面电场、提高击穿电压的方法就是RESURF技术。0005上述RESURF技术在达到同样耐压的情况下，因为其低掺杂区的掺杂浓度是不变的，所以不能做到较短的终端长度或者说较低的导通电阻。发明内容0006本发明的目的就在于为了解决上述问题而提供一种基于掺杂浓度变化的半导体器件终端的平边结构、制造工艺及光掩膜板。0007本发明通过以下技术方案来实现上述目的0008一种半导体器件终端的平边结构，以所述终端的平边的中点为中心，所述终端的平边设有中心区域和多个周边区域，位。
9、于所述中心区域两端以外的所述周边区域的数量相同，所述周边区域的掺杂浓度由内而外依次降低，与所述中心区域等距的两个所述周边区域的掺杂浓度相同。0009具体地，所述周边区域共八个，四个一组分别位于所述中心区域两端以外。0010一种半导体器件终端的平边结构的制造工艺，包括以下步骤00111准备N型衬底或P型衬底电阻率为10200欧姆厘米；00122在N型衬底或P型衬底上生长注入前氧化层；00133旋涂光刻胶，并使用光掩膜板进行曝光、显影，所述光掩膜板的结构为以所述光掩膜板的中点为中心，所述光掩膜板设有中心区域和位于所述中心区域两端以外的周说明书CN104112770A2/4页4边区域，所述周边区域的。
10、透光区面积由内而外逐渐减小；00144通过P型杂质注入形成P型掺杂或N型杂质注入形成N型掺杂，注入剂量为1E12ATOM/CM21E15ATOM/CM2；00155通过高温氧化推结，炉管温度为8501200，持续时间为30分钟300分钟，生长氧化层，并激活P型杂质或N型杂质，形成终端表面耐压区；00166对于NMOS，通过N型杂质注入形成N型衬底源漏区，注入剂量为1E12ATOM/CM25E15ATOM/CM2；对于PMOS，通过P型杂质注入形成P型衬底源漏区，注入剂量为1E12ATOM/CM25E15ATOM/CM2；N型衬底或P型衬底也用作为耐压区边缘的场截止环；00177淀积TEOS作为。
11、层间介质；00188溅镀或者蒸发沉积铝，制作金属接触电极，也用作为金属零偏场板及截止环场板，形成完整的终端耐压结构。0019根据需要，所述步骤3中的所述光掩膜板为叉指状、棋盘式、锯齿状、阶梯式、圆点状、多边形和环形中的一种或几种。0020一种用于半导体器件终端制造的光掩膜板，以所述光掩膜板的中点为中心，所述光掩膜板设有中心区域和位于所述中心区域两端以外的周边区域，所述周边区域的透光区面积由内而外逐渐减小。0021具体地，所述光掩膜板为叉指状、棋盘式、锯齿状、阶梯式、圆点状、多边形和环形中的一种或几种。0022本发明的有益效果在于0023本发明通过将半导体器件终端的平边由中间向两边逐渐降低掺杂浓。
12、度，其表面击穿电压的分界趋缓，能够实现平滑过渡，在达到同样耐压的情况下，能做到较短的终端长度或较低的导通电阻，或者说，在同样的终端长度或导通电阻的情况下，实现更高的耐压性能。附图说明0024图1是本发明所述半导体器件终端的平边结构的俯视结构示意图；0025图2是本发明所述光掩膜板的俯视结构示意图之一；0026图3是本发明所述光掩膜板的俯视结构示意图之二；0027图4是本发明所述光掩膜板的俯视结构示意图之三；0028图5是本发明所述光掩膜板的俯视结构示意图之四；0029图6是本发明所述光掩膜板的俯视结构示意图之五；0030图7是本发明所述光掩膜板的俯视结构示意图之六；0031图8是本发明所述光掩。
13、膜板的俯视结构示意图之七。具体实施方式0032下面结合附图对本发明作进一步说明0033如图1所示，本发明所述半导体器件终端的平边结构，以终端的平边1的中点为中心，终端的平边1设有中心区域P0和多个周边区域，多个周边区域分别为第一组的P1、P2、P3、P4和第二组的P1、P2、P3、P4，其中，P1和P1分别与P0等距，P2和P2分别说明书CN104112770A3/4页5与P0等距，P3和P3分别与P0等距，P4和P4分别与P0等距，周边区域的掺杂浓度由内而外依次降低，与中心区域P0等距的两个周边区域的掺杂浓度相同，即P1P1P0，P2P2P1，P3P3P2，P4P4P3。图1中还示出了耐压区。
14、场氧化层10、耐压区边缘的场截止环11、层间介质层12即INTERLEVELDIELECTRIC，以及金属接触孔和金属场板结构13。0034如图2图7所示，本发明所述用于半导体器件终端制造的光掩膜板2，以光掩膜板2的中点为中心，光掩膜板2设有中心区域和位于中心区域两端以外的周边区域，周边区域的透光区面积由内而外逐渐减小。0035具体而言，光掩膜板2的周边区域的透光区形状有多种，下面分别介绍0036如图2所示，整个透光区3为叉指状，中心区域的透光区3为全透光，周边区域的透光区3通过非透光区间隔隔离为多个由内而外密度逐渐减小的条形的透光区3，从而形成由内而外面积逐渐减小的叉指状透光区3。0037如。
15、图3所示，整个透光区4为棋盘式，中心区域的透光区4为全透光，周边区域的透光区4为方格形且由内而外密度逐渐减小，从而形成由内而外面积逐渐减小的棋盘式透光区4。0038如图4所示，整个透光区5为锯齿状，中心区域的透光区5为全透光，周边区域的透光区5为条形且由内而外宽度逐渐减小，从而形成由内而外面积逐渐减小的锯齿状透光区5。0039如图5所示，整个透光区6为阶梯式，中心区域的透光区6为全透光，周边区域的透光区6为相邻排列的条形且由内而外形成阶梯形，从而形成由内而外面积逐渐减小的阶梯式透光区6。0040如图6所示，整个透光区7由多个圆点状透光区7构成，中心区域的圆点状透光区7面积大且相互连接，基本为全。
16、透光，周边区域的圆点状透光区7相间排列且由内而外密度逐渐减小，从而形成由内而外面积逐渐减小的圆点状透光区7。0041如图7所示，整个透光区8由多个多边形透光区8构成，图7中为六边形，中心区域的多边形透光区8面积大且相互连接，基本为全透光，周边区域的多边形透光区8相间排列且由内而外密度逐渐减小，从而形成由内而外面积逐渐减小的多边形透光区8。0042如图8所示，整个透光区9由多个环形平边局部为条形透光区9构成，中心区域的透光区9为全透光，周边区域的多个环形平边局部为条形透光区9相间排列且由内而外间距逐渐增大，从而形成由内而外透光面积逐渐减小的环形透光区9。0043根据需要，透光区还可以为上述形状的。
17、任意组合，只要满足由内而外面积逐渐减小的要求即可。0044本发明所述半导体器件终端的平边结构的制造工艺，包括以下步骤00451准备N型衬底或P型衬底电阻率为10200欧姆厘米；00462在N型衬底或P型衬底上生长注入前氧化层；00473旋涂光刻胶，并使用光掩膜板进行曝光、显影，所述光掩膜板的结构为以所述光掩膜板的中点为中心，所述光掩膜板设有中心区域和位于所述中心区域两端以外的周边区域，所述周边区域的透光区面积由内而外逐渐减小；00484通过P型杂质注入形成P型掺杂或N型杂质注入形成N型掺杂，注入剂量为说明书CN104112770A4/4页61E12ATOM/CM21E15ATOM/CM2；00。
18、495通过高温氧化推结，炉管温度为8501200，持续时间为30分钟300分钟，生长氧化层，并激活P型杂质或N型杂质，形成终端表面耐压区；00506对于NMOS，通过N型杂质注入形成N型衬底源漏区，注入剂量为1E12ATOM/CM25E15ATOM/CM2；对于PMOS，通过P型杂质注入形成P型衬底源漏区，注入剂量为1E12ATOM/CM25E15ATOM/CM2；N型衬底或P型衬底也用作为耐压区边缘的场截止环；00517淀积TEOS作为层间介质；00528溅镀或者蒸发沉积铝，制作金属接触电极，也用作为金属零偏场板及截止环场板，形成完整的终端耐压结构。0053实际制造中，在上述八个步骤的基础上。
19、，还有以下连续的步骤00549根据需要制作的半导体器件而搭建、插入必需的工艺步骤，如CMOS、VDMOS、IGBT、DIODE、JFET、BJT等。0055说明上述步骤9为常规制造工艺的一部分，不是本发明的创新技术。0056上述实施例只是本发明的较佳实施例，并不是对本发明技术方案的限制，只要是不经过创造性劳动即可在上述实施例的基础上实现的技术方案，均应视为落入本发明专利的权利保护范围内。说明书CN104112770A1/4页7图1图2说明书附图CN104112770A2/4页8图3图4说明书附图CN104112770A3/4页9图5图6说明书附图CN104112770A4/4页10图7图8说明书附图CN104112770A10。