《动态随机存取存储器装置.pdf》由会员分享，可在线阅读，更多相关《动态随机存取存储器装置.pdf（8页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103839579 A (43)申请公布日 2014.06.04 CN 103839579 A (21)申请号 201310356317.4 (22)申请日 2013.08.15 13/684,583 2012.11.26 US G11C 11/4063(2006.01) (71)申请人 南亚科技股份有限公司 地址 中国台湾桃园县龟山乡华亚科技园区 复兴三路 669 号 (72)发明人 李文明 张全仁 (74)专利代理机构 北京同立钧成知识产权代理 有限公司 11205 代理人 臧建明 (54) 发明名称 动态随机存取存储器装置 (57) 摘要 本发明提供一种动态随机。
2、存取存储器装置， 其包括第一芯片以及第二芯片。第一芯片包括多 个单元以及多个硅通孔。所述多个单元以阵列方 式排列。所述多个硅通孔的第一端分别耦接该些 单元。 第一芯片与第二芯片相互重叠， 且第二芯片 包括多个储存电容。所述多个硅通孔的第二端分 别耦接所述多个储存电容。 (30)优先权数据 (51)Int.Cl. 权利要求书 1 页 说明书 4 页 附图 2 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书4页 附图2页 (10)申请公布号 CN 103839579 A CN 103839579 A 1/1 页 2 1. 一种动态随机存取存储器装置， 其特征。
3、在于， 包括 ： 一第一芯片， 包括 ： 多个单元， 该些单元以阵列方式排列 ； 以及 多个硅通孔， 该些硅通孔的第一端分别耦接该些单元 ； 以及 一第二芯片， 该第一芯片与该第二芯片相互重叠， 该第二芯片包括 ： 多个储存电容， 该些硅通孔的第二端分别耦接该些储存电容。 2. 根据权利要求 1 所述的动态随机存取存储器装置， 其特征在于， 各该些单元包括 ： 一晶体管， 具有第一端、 第二端以及控制端， 其第一端耦接多条比特线其中之一， 其第 二端耦接对应的硅通孔的第二端， 且其控制端耦接多条字符线其中之一。 3. 根据权利要求 1 所述的动态随机存取存储器装置， 其特征在于， 还包括 ： 。
4、一输入输出控制器， 耦接该些单元。 4. 一种动态随机存取存储器装置， 其特征在于， 包括 ： 一第一芯片， 包括 ： 多个单元， 该些单元以阵列方式排列 ； 以及 一第二芯片， 该第一芯片与该第二芯片相互重叠， 该第二芯片包括 ： 多个硅通孔， 该些硅通孔的第一端分别耦接该些单元 ； 以及 多个储存电容， 该些硅通孔的第二端分别耦接该些储存电容。 5. 根据权利要求 4 所述的动态随机存取存储器装置， 其特征在于， 各该些单元包括 ： 一晶体管， 具有第一端、 第二端以及控制端， 其第一端耦接多条比特线其中之一， 其第 二端耦接对应的硅通孔的第二端， 且其控制端耦接多条字符线其中之一。 6.。
5、 根据权利要求 4 所述的动态随机存取存储器装置， 其特征在于， 还包括 ： 一输入输出控制器， 耦接该些单元。 7. 根据权利要求 4 所述的动态随机存取存储器装置， 其特征在于， 该第二芯片的一非 主动面朝向该第一芯片。 8. 一种动态随机存取存储器装置， 其特征在于， 包括 ： 一第一芯片， 包括 ： 多个单元， 该些单元以阵列方式排列 ； 一第二芯片， 该第一芯片与该第二芯片相互重叠， 该第二芯片包括 ： 多个硅通孔， 该些硅通孔的第一端分别耦接该些单元 ； 以及 一第三芯片， 该第二芯片与该第三芯片相互重叠， 该第三芯片包括 ： 多个储存电容， 该些硅通孔的第二端分别耦接该些储存电容。
6、。 9. 根据权利要求 8 所述的动态随机存取存储器装置， 其特征在于， 各该些单元包括 ： 一晶体管， 具有第一端、 第二端以及控制端， 其第一端耦接多条比特线其中之一， 其第 二端耦接对应的硅通孔的第二端， 且其控制端耦接多条字符线其中之一。 10. 根据权利要求 8 所述的动态随机存取存储器装置， 其特征在于， 还包括 ： 一输入输出控制器， 耦接该些单元。 11. 根据权利要求 8 所述的动态随机存取存储器装置， 其特征在于， 该第一芯片的一主 动面朝向该第二芯片。 权 利 要 求 书 CN 103839579 A 2 1/4 页 3 动态随机存取存储器装置 技术领域 0001 本发明。
7、涉及一种动态随机存取存储器装置， 尤其涉及一种通过多层芯片所构成的 闪存装置。 背景技术 0002 随着现今科技快速的发展， 半导体存储器被广泛地应用于电子装置中。对于储存 大量数据的应用而言， 动态随机存取存储器 （dynamic random access memory， 简称 DRAM） （例如同步动态随机存取存储器 （synchronous dynamic random access memory， 简称 SDRAM） ） 是最常被利用的解决方案。 0003 在动态随机存取存储器的单元中， 当半导体制程的最小尺寸降低时， 如何避免单 元的储存电容中的电荷在一段期间内快速地损失是一个主要。
8、的问题。应注意的是， 当半导 体制程的最小尺寸降低时， 动态随机存取存储器的芯片尺寸也会随之降低。 亦即， 单元的储 存电容的面积必须跟着缩减， 而使得储存电容的电荷量对应的减少。 因此， 单元的可靠度会 被降低。另一方面， 用于面积被缩减的储存电容的高温制程也会造成储存电容的电荷损失 增加， 而据以同样地使得单元的可靠度降低。 发明内容 0004 本发明提供一种动态随机存取存储器装置， 且特别是具有三维集成电路结构的动 态随机存取存储器。 0005 本发明提出一种动态随机存取存储器装置， 其包括第一芯片以及第二芯片。第一 芯片包括多个单元以及多个硅通孔 （through-silicon vi。
9、as， 简称 TSVs） 。所述多个单元以 阵列方式排列。所述多个硅通孔的第一端分别耦接该些单元。第一芯片与第二芯片相互重 叠， 且第二芯片包括多个储存电容。 所述多个硅通孔的第二端分别耦接所述多个储存电容。 0006 在本发明一实施例中， 各个单元包括晶体管。 晶体管具有第一端、 第二端以及控制 端， 其第一端耦接多条比特线其中之一， 其第二端耦接对应的硅通孔的第二端， 且其控制端 耦接多条字符线其中之一。 0007 在本发明一实施例中， 动态随机存取存储器装置还包括输入输出控制器。输入输 出控制器耦接所述多个单元。 0008 本发明提出另一种动态随机存取存储器装置， 其包括第一芯片以及第二。
10、芯片。第 一芯片包括多个单元。第一芯片与第二芯片相互重叠， 并且第二芯片包括多个硅通孔以及 多个储存电容。所述多个单元以阵列方式排列。所述多个硅通孔的第一端分别耦接所述多 个单元， 以及所述多个硅通孔的第二端分别耦接所述多个储存电容。 0009 本发明还提出另一种动态随机存取存储器装置， 其包括第一芯片、 第二芯片以及 第三芯片。 第一芯片包括多个单元， 且所述多个单元以阵列方式排列。 第一芯片与第二芯片 相互重叠。第二芯片包括多个硅通孔。所述多个硅通孔的第一端分别耦接所述多个单元。 第二芯片与第三芯片相互重叠， 且第三芯片包括多个储存电容。所述多个硅通孔的第二端 说 明 书 CN 10383。
11、9579 A 3 2/4 页 4 分别耦接所述多个储存电容。 0010 基于上述， 本发明提出一种通过多个芯片所构成的动态随机存取存储器装置。储 存电容独立地配置于所述多个芯片其中之一， 并且单元配置于所述多个芯片其中之另一。 此外， 单元与储存电容通过硅通孔相互连接。因此， 储存电容的面积不会受到限制， 使得动 态随机存取存储器装置的效率得以提升。 0011 为让本发明的上述特征和优点能更明显易懂， 下文特举实施例， 并配合附图作详 细说明如下。 附图说明 0012 图 1 为本发明一实施例的动态随机存取存储器装置 100 的示意图 ； 0013 图 2 为本发明一实施例的动态随机存取存储器。
12、装置 100 的电路示意图 ； 0014 图 3 为本发明一实施例的动态随机存取存储器装置 300 的示意图 ； 0015 图 4 为本发明一实施例的动态随机存取存储器装置 400 的示意图。 0016 附图标记说明 ： 0017 100、 300、 400 ： 动态随机存取存储器装置 ； 0018 110、 310、 410 ： 第一芯片 ； 0019 111 114、 311 314、 411 414 ： 单元阵列 ； 0020 119、 319、 419 ： 输入输出控制器 ； 0021 120、 320、 430 ： 第二芯片 ； 0022 121 124、 321 324、 421 。
13、424 ： 储存电容区域 ； 0023 420 ： 第三芯片 ； 0024 BL1、 BL2 ： 比特线 ； 0025 C11 C41、 C1 C2 ： 储存电容 ； 0026 MC1、 MC2 ： 单元 ； 0027 PAD1 PAD3 ： 焊垫 ； 0028 PC1、 PC2 ： 寄生电容 ； 0029 T1 T3 ： 硅通孔 ； 0030 WLa、 WLb ： 字符线。 具体实施方式 0031 为了使本发明的内容更容易明了， 以下特举实施例作为本发明确实能够据以实施 的范例。另外， 凡可能之处， 在图式及实施方式中使用相同标号的元件 / 构件 / 步骤代表相 同或类似部分。 0032 请。
14、参照图1， 图1为本发明一实施例的动态随机存取存储器装置100的示意图。 动 态随机存取存储器装置 100 包括第一芯片 110 以及第二芯片 120。第一芯片 110 包括单元 阵列 111 114、 输入输出控制器 119 以及硅通孔 T1 T3。各个单元阵列 111 114 包括 多个单元。输入输出控制器 119 耦接单元阵列 111 114 以存取单元阵列 111 114 中的 单元。单元阵列 111 114 中的单元耦接至硅通孔 T1 T3 的第一端。 0033 第二芯片 120 包括多个储存电容区域 121 124。各个储存电容区域 121 124 说 明 书 CN 1038395。
15、79 A 4 3/4 页 5 包括多个储存电容。在本实施例中， 第一芯片 110 的主动面背向第二芯片 120， 并且第二芯 片 120 的主动面朝向第一芯片 110 的背面。储存电容区域 121 124 中的储存电容 C11 C41 耦接多个焊垫 PAD1 PAD3， 并且储存电容区域 121 124 中的储存电容 C11 C41 分 别通过焊垫 PAD1 PAD3 耦接第一芯片 110 中的硅通孔 T1 T3 的第二端。 0034 储存电容与单元可通过将第一芯片 110 与第二芯片相互重叠为三维芯片而相互 连接。由于储存电容 C11 C41 独立地配置于第二芯片 120 中， 故储存电容 。
16、C11 C41 的 尺寸并不会受到限制， 而使储存电容 C11 C41 可用以储存充足的电荷。 0035 请参照图 2， 图 2 为本发明一实施例的动态随机存取存储器装置 100 的电路示意 图。在图 2 中， 第一芯片 110 包括单元 MC1 与单元 MC2、 输入输出控制电路 119 以及硅通孔 T1 与 T2。单元 MC1 包括第一端、 第二端以及控制端。晶体管 M1 的第一端耦接比特线 BL1， 晶体管 M1 的第二端耦接硅通孔 T1 的第一端， 并且晶体管 M1 的控制端耦接字符线 WLa。其 中， 比特线 BL1 为第一芯片 110 中多条比特线其中之一， 并且字符线 WLa 为。
17、第一芯片 110 中 多条字符线其中之一。 晶体管M2的第一端耦接比特线BL2， 晶体管M2的第二端耦接硅通孔 T2 的第一端， 并且晶体管 M2 的控制端耦接字符线 WLb。其中， 比特线 BL2 为第一芯片 110 中多条比特线其中之一， 并且字符线 WLb 为第一芯片 110 中多条字符线其中之一。 0036 应注意的是， 硅通孔 T1 与 T2 也可分别提供寄生电容 PC1 与寄生电容 PC2 至单元 MC1 与单元 MC2。 0037 输入输出控制电路 119 可为一感测放大器。所述感测放大器用以从两条比特线接 收数据， 藉以依据所述两条比特线的电压差来感测存取数据。 0038 第二。
18、芯片 120 包括多个储存电容 C1 C2。储存电容 C1 的一端耦接硅通孔 T1 的 第二端， 并且储存电容 C2 的一端耦接硅通孔 T2 的第二端。储存电容 C1 与 C2 的另一端则 耦接至参考接地电压。 0039 请参照图3， 图3为本发明一实施例的动态随机存取存储器装置300的示意图。 动 态随机存取存储器装置 300 包括第一芯片 310 以及第二芯片 320。第一芯片 310 包括单元 阵列 311 314 以及输入输出控制器 319。各个单元阵列 311 314 包括多个单元。输入 输出控制器 319 耦接单元阵列 311 314 以存取单元阵列 311 314 中的单元。第二。
19、芯片 320包括多个储存电容区域321324以及多个硅通孔T1T3。 各个储存电容区域321 324 包括多个储存电容。储存电容的第一端分别耦接硅通孔 T1 T3 的第一端。通过将第 一芯片 310 与第二芯片 320 相互重叠为三维芯片， 单元分别耦接至硅通孔 T1 T3 的第二 端。换言之， 单元通过硅通孔 T1 T3 分别耦接至储存电容。 0040 应注意的是， 在本实施例中， 第一芯片 310 的主动面朝向第二芯片 320 的背面。亦 即， 第二芯片 320 的主动面背向第一芯片 310。 0041 请参照图4， 图4为本发明一实施例的动态随机存取存储器装置400的示意图。 动 态随机。
20、存取存储器装置 400 包括第一芯片 410、 第二芯片 430 以及第三芯片 420。第一芯片 410 包括单元阵列 411 414 以及输入输出控制器 419。各个单元阵列 411 414 包括多 个单元。第二芯片 430 包括多个硅通孔 T1 T3。通过将第一芯片 410 与第二芯片 430 相 互重叠， 硅通孔 T1 T3 的第一端分别耦接至第一芯片 410 中的单元。 0042 另一方面， 第三芯片 420 包括多个储存电容区域 421 424。各个储存电容区域 421 424 包括多个储存电容。通过将第一、 第二以及第三芯片 410 430 相互重叠， 储存 说 明 书 CN 10。
21、3839579 A 5 4/4 页 6 电容分别耦接至硅通孔 T1 T3 的第二端， 而使储存电容通过硅通孔 T1 T3 分别耦接第 一芯片 410 中的单元。 0043 应注意的是， 第一芯片410的主动面朝向第二芯片430的其中一面， 并且第三芯片 420 的主动面朝向第二芯片 430 的其中另一面。 0044 综上所述， 在本发明中， 储存电容被配置于单一芯片中， 并且在用以配置储存电容 的芯片中并未配置有单元。 因此， 储存电容的尺寸不会受到限制， 并且设计者可具有足够的 面积来设计储存电容的电路布局。故可有效地维持动态随机存取存储器装置的效率。 0045 最后应说明的是 ： 以上各实施例仅用以说明本发明的技术方案， 而非对其限制 ； 尽管参照前述各实施例对本发明进行了详细的说明， 本领域的普通技术人员应当理解 ： 其 依然可以对前述各实施例所记载的技术方案进行修改， 或者对其中部分或者全部技术特征 进行等同替换 ； 而这些修改或者替换， 并不使相应技术方案的本质脱离本发明各实施例技 术方案的范围。 说 明 书 CN 103839579 A 6 1/2 页 7 图 1 图 2 说 明 书 附 图 CN 103839579 A 7 2/2 页 8 图 3 图 4 说 明 书 附 图 CN 103839579 A 8 。