一种掩膜版的光学临近修正方法.pdf

《一种掩膜版的光学临近修正方法.pdf》由会员分享，可在线阅读，更多相关《一种掩膜版的光学临近修正方法.pdf（10页珍藏版）》请在专利查询网上搜索。

1、(10)申请公布号 CN 103576444 A (43)申请公布日 2014.02.12 CN 103576444 A (21)申请号 201210279039.2 (22)申请日 2012.08.07 G03F 1/36(2012.01) (71)申请人 中芯国际集成电路制造 （上海） 有限 公司 地址 201203 上海市浦东新区张江路 18 号 (72)发明人 王辉 (74)专利代理机构 北京市磐华律师事务所 11336 代理人 董巍 高伟 (54) 发明名称 一种掩膜版的光学临近修正方法 (57) 摘要 本发明涉及一种掩膜版的光学临近修正方 法， 包括 ： 1） 制备掩膜版图案并进行。

2、光学临近修 正， 得到修正掩膜版图案 ； 2） 将所述修正掩膜版 图案轮廓扩大， 得到扩大掩膜版图案 ； 3） 对所述 扩大掩膜版图案进行轮廓仿真， 得到扩大掩膜版 图形轮廓 ； 4） 对所述扩大掩膜版图形轮廓的 CD 进 行分析， 得到 CD 差值 -CD， 所述 CD 等于所述 修正掩膜版图案的 MEEF ； 5） 分析 MEEF， 并对所述 MEEF 大的区域进行标记。本发明通过在制备掩膜 版时对 MEEF 较大的区域进行处理后， 再将所述掩 膜版进行曝光， 所述晶圆片上的 MEEF 降低， 从而 使 CD 误差降低， 得到目标图案， 同时消除图案、 电 路的失真。 (51)Int.Cl。

3、. 权利要求书 1 页 说明书 5 页 附图 3 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书1页 说明书5页 附图3页 (10)申请公布号 CN 103576444 A CN 103576444 A 1/1 页 2 1. 一种掩膜版的光学临近修正方法， 所述方法包括以下步骤 ： 1） 制备掩膜版图案并进行光学临近修正， 得到修正掩膜版图案 ； 2） 将所述修正掩膜版图案轮廓扩大， 得到扩大掩膜版图案 ； 3） 对所述扩大掩膜版图案进行轮廓仿真， 得到扩大掩膜版图形轮廓 ； 4） 对所述扩大掩膜版图形轮廓的 CD 进行分析， 得到 CD 差值 -CD， 所述 CD。

4、 等于所 述修正掩膜版图案的 MEEF ； 5） 分析 MEEF， 并对所述 MEEF 大的区域进行标记。 2. 根据权利要求 1 所述的光学临近修正方法， 其特征在于， 所述方法还包括以下步骤 6） ： 制备所述掩膜版， 对进行标记的区域进行特殊处理， 以保证光刻后晶圆上的 CD 误差满 足要求。 3. 根据权利要求 2 所述的光学临近修正方法， 其特征在于， 在制备所述掩膜版的期间 同时进行掩膜版的检测， 并对进行标记的区域进行特殊处理， 以保证光刻后晶圆上的 CD 误 差满足要求。 4. 根据权利要求 1 所述的光学临近修正方法， 其特征在于， 所述步骤 5） 中， 分析 MEEF， 对。

5、所述 MEEF 超出晶片 CD 规格要求的区域进行标记。 5. 根据权利要求 1 所述的光学临近修正方法， 其特征在于， 所述步骤 2） 将中所述修正 掩膜版轮廓扩大 0.5-3nm。 6. 根据权利要求 1 所述的光学临近修正方法， 其特征在于， 所述步骤 2） 将中所述修正 掩膜版轮廓扩大 1nm。 权 利 要 求 书 CN 103576444 A 2 1/5 页 3 一种掩膜版的光学临近修正方法 技术领域 0001 本发明涉及半导体领域， 具体地， 本发明涉及一种掩膜版的光学临近修正方法。 背景技术 0002 集成电路制造技术是一个复杂的工艺， 技术更新很快。表征集成电路制造技术的 一个。

6、关键参数为最小特征尺寸， 即关键尺寸 （critical dimension， CD） ， 关键尺寸的大小从 最初的 125 微米发展到现在的 0.13 微米， 甚至更小， 正是由于关键尺寸的减小才使得每个 芯片上设置百万个器件成为可能。 0003 光刻技术是集成电路制造工艺发展的驱动力， 也是最为复杂的技术之一。相对与 其它单个制造技术来说， 光刻技术的提高对集成电路的发展具有重要意义。在光刻工艺 开始之前， 首先需要将图案通过特定设备复制到掩膜版上， 然后通过光刻设备产生特定波 长的光将掩膜版上的图案结构复制到生产芯片的硅片上。但是由于半导体器件尺寸的缩 小， 在将图案转移到硅片的过程中会。

7、发生失真现象， 如果不消除这种失真现象会导致整个 制造技术的失败。因此， 为了解决所述问题可以对所述掩膜版进行光学临近修正 （Optical Proximity Correction,OPC） ， 所述 OPC 方法即为对所述光刻掩膜版进行光刻前预处理， 进 行预先修改， 使得修改补偿的量正好能够补偿曝光系统造成的光学邻近效应。 0004 随着半导体集成电路 CD 的不断缩小， 必须提高光刻分辨率 R 才能满足工艺的要 求， 根据瑞利定律 R=K1/NA 和 DOF=K2/(NA)2 中分辨率的公式， 其中， 为波长， K1， K2 为常数， NA 为成像系统的数值孔径， 可以看出提高分辨率的。

8、途径为 ： 减小波长， 增加 NA， 但 是这样则会引起景深的缩小， 随着 K1 的减小， 掩膜版误差增强因子 （mask error enhanced factor， MEEF） 升高， 引起光刻中误差变大， 更容易引起失真， 很难得到稳定的目标 CD， 如图 1和2所示， 如图1目标CD为50nm的图案中， 在掩膜版上得到的CD为49nm， 但是通过所述掩 膜版进行光刻后在所述晶圆上得到的 CD 为 35nm， 而在所述晶圆上想要得到的 CD 为 45nm， 因此存在很大的误差， 所述掩膜版误差增强 （MEEF） 因子为 10， 当所述 MEEF 较大时及时进行 OPC 也不会获得很好的精。

9、确度， 当器件尺寸进一步缩小时在 MEEF 较大时很难保证制备得到 的器件 CD 的稳定性， 从而使器件制备效率降低。 0005 因此， 为了获得更为准确和稳定的器件 CD， 提高器件制备的效率， 则必须解决上述 问题。 发明内容 0006 在发明内容部分中引入了一系列简化形式的概念， 这将在具体实施方式部分中进 一步详细说明。 本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的 关键特征和必要技术特征， 更不意味着试图确定所要求保护的技术方案的保护范围。 0007 本发明提供了一种掩膜版的光学临近修正方法， 所述方法包括以下步骤 ： 0008 1） 制备掩膜版图案并进行光学临近。

10、修正， 得到修正掩膜版图案 ； 0009 2） 将所述修正掩膜版图案轮廓扩大， 得到扩大掩膜版图案 ； 说 明 书 CN 103576444 A 3 2/5 页 4 0010 3） 对所述扩大掩膜版图案进行轮廓仿真， 得到扩大掩膜版图形轮廓 ； 0011 4） 对所述扩大掩膜版图形轮廓的 CD 进行分析， 得到 CD 差值 -CD， 所述 CD 等 于所述修正掩膜版图案的 MEEF ； 0012 5） 分析 MEEF， 并对所述 MEEF 大的区域进行标记。 0013 作为优选， 所述方法还包括以下步骤 6） ： 0014 制备所述掩膜版， 对进行标记的区域进行特殊处理， 以保证光刻后晶圆上的。

11、 CD 误 差满足要求。 0015 作为优选， 在制备所述掩膜版的期间同时进行掩膜版的检测， 并对进行标记的区 域进行特殊处理， 以保证光刻后晶圆上的 CD 误差满足要求。 0016 作为优选， 所述步骤 5） 中， 分析 MEEF， 对所述 MEEF 超出晶片 CD 规格要求的区域进 行标记。 0017 作为优选， 所述步骤 2） 将中所述修正掩膜版轮廓扩大 0.5-3nm。 0018 作为优选， 所述步骤 2） 将中所述修正掩膜版轮廓扩大 1nm。 0019 在本发明中在制备掩膜版的过程中包含 OPC 步骤， 在 OPC 步骤中引入一 MEEF 分析 步骤， 对所述器件的 MEEF 进行分。

12、析， 具体地， 首先对掩膜版进行 OPC 步骤， 然后将 OPC 后掩 膜版轮廓扩大 1nm， 对所述扩大的掩膜版进行仿真， 仿真后进行 MEEF 分析， 得到 OPC 掩膜版 的轮廓与扩大后 OPC 掩膜版的轮廓的 CD 差值， 所述 CD 差值即为 MEEF， 对所述 MEEF 高的区 域进行标记， 然后掩膜版制备过程中同时进行掩膜版的检测， 并对所述标记部分进行特殊 的处理， 处理后的掩膜版再进行曝光时， 能够使所述晶圆片上的 MEEF 降低， 从而使 CD 误差 降低， 得到目标图案， 同时消除图案、 电路的失真。 附图说明 0020 本发明的下列附图在此作为本发明的一部分用于理解本发。

13、明。 附图中示出了本发 明的实施例及其描述， 用来解释本发明的装置及原理。在附图中， 0021 图 1 为现有技术中掩膜版中 CD 尺寸示意图 ； 0022 图 2 为将图 1 中的掩膜版曝光后在晶圆上的 CD 尺寸示意图 ； 0023 图 3 为本发明中 OPC 后的掩膜版轮廓扩大后的示意图 ； 0024 图 4 为本发明中仿真后 OPC 掩膜版以及扩大掩膜版的 CD 差值分析示意图 ； 0025 图 5 为本发明中对 MEEF 较大的区域进行标记的示意图 ； 0026 图 6 为本发明中掩膜版的光学临近修正方法流程图。 具体实施方式 0027 在下文的描述中， 给出了大量具体的细节以便提供。

14、对本发明更为彻底的理解。然 而， 对于本领域技术人员而言显而易见的是， 本发明可以无需一个或多个这些细节而得以 实施。 在其他的例子中， 为了避免与本发明发生混淆， 对于本领域公知的一些技术特征未进 行描述。 0028 应予以注意的是， 这里所使用的术语仅是为了描述具体实施例， 而非意图限制根 据本发明的示例性实施例。 如在这里所使用的， 除非上下文另外明确指出， 否则单数形式也 意图包括复数形式。此外， 还应当理解的是， 当在本说明书中使用术语 “包含” 和 / 或 “包 说 明 书 CN 103576444 A 4 3/5 页 5 括” 时， 其指明存在所述特征、 整体、 步骤、 操作、 。

15、元件和 / 或组件， 但不排除存在或附加一个 或多个其他特征、 整体、 步骤、 操作、 元件、 组件和 / 或它们的组合。 0029 现在， 将参照附图更详细地描述根据本发明的示例性实施例。 然而， 这些示例性实 施例可以多种不同的形式来实施， 并且不应当被解释为只限于这里所阐述的实施例。应当 理解的是， 提供这些实施例是为了使得本发明的公开彻底且完整， 并且将这些示例性实施 例的构思充分传达给本领域普通技术人员。 在附图中， 为了清楚起见， 使用相同的附图标记 表示相同的元件， 因而将省略对它们的描述。 0030 本发明提供了一种 MEEF 的光学临近修正方法， 如图 6 所示， 所述方法包。

16、括 ： 0031 1） 制备掩膜版图案并进行光学临近修正， 得到修正掩膜版图案 ； 0032 2） 将所述修正掩膜版图案轮廓扩大， 得到扩大掩膜版图案 ； 0033 3） 对所述扩大掩膜版图案进行轮廓仿真， 得到扩大掩膜版图形轮廓 ； 0034 4） 对所述扩大掩膜版图形轮廓的 CD 进行分析， 得到 CD 差值 -CD， 所述 CD 等 于所述修正掩膜版图案的 MEEF ； 0035 5） 分析 MEEF， 并对所述 MEEF 大的区域进行标记。 0036 6） 制备所述掩膜版， 对进行标记的区域进行特殊处理， 以保证光刻后晶圆上的 CD 误差满足要求。 0037 具体地， 所述步骤 1） 。

17、中首先要制备掩膜版， 光刻掩膜版实际上是光刻工艺中光致 抗蚀剂 （俗称光刻胶， 也称光阻） 层的 “印相底片” ， 其上印制了原始集成电路设计版图的几 何图形。 也就是说， 从原始集成电路设计版图到晶圆片上电路图形的形成， 中间需要经过制 版环节， 也即需要制作一套其上印制着原始集成电路设计版图图案的光刻掩膜版作为 “印 相底片” 。光刻工艺就是将该 “印相底片” 上的几何图形转印到晶圆片上， 形成晶圆片上的 电路图形。 0038 光刻掩膜版的制版过程如下 ： 首先， 在平整光洁的玻璃 （或石英） 基版上通过直流 磁控溅射沉积感光材料氮化铬 - 氮氧化铬从而形成铬膜基版 ； 然后， 在该铬膜基。

18、版上均匀 涂敷一层光致抗蚀剂或电子束抗蚀剂制成匀胶铬版， 该匀胶铬版即为光掩膜基板， 其是制 作微缩几何图形的理想感光性空白板 ； 最后， 通过光刻制版工艺在光掩膜基版上印制由原 始集成电路设计版图转化而来的微缩几何图形， 从而完成光刻掩膜版的制版工序。 0039 由于器件尺寸的缩小， 为了提高分辨率， 需要对制备得到的掩膜版进行光学临近 修正 （Optical Proximity Correction,OPC） ， 所述 OPC 方法即为对所述光刻掩膜版进行光 刻前预处理， 进行预先修改， 使得修改补偿的量正好能够补偿曝光系统造成的光学邻近效 应。 0040 在半导体领域， 所述 OPC 方。

19、法能够很好的提高分辨率， 提高器件制备的效率， 但是 当器件进一步缩小， 所述 MEEF 很大时， 即使执行 OPC 步骤， 也不能获得很好的效果， OPC 的 准确度很低， 容易造成失真， 因此在本发明中在OPC步骤中引入一MEEF分析步骤， 对所述器 件的MEEF进行分析， 对MEEF很高的区域进行标记， 在制备掩膜时对所述标记部分进行特殊 的处理， 以便能够保证所述 MEEF 较高的标记区域也能具有很高的分辨率。 0041 具体地， 如步骤 2） 所述， 将进行 OPC 后得到的掩膜版的轮廓扩大 0.5-3nm， 得到扩 大掩膜版， 作为优选， 在本发明的一具体实施例方式中， 将进行 O。

20、PC 后得到的掩膜版的轮廓 扩大 1nm， 如图 3 所示。 说 明 书 CN 103576444 A 5 4/5 页 6 0042 然后， 执行步骤 3） ， 所述步骤 3） 中对所述扩大掩膜版进行轮廓仿真， 以生成扩大 掩膜版图形轮廓 ； 在本发明的一实施例中利用考虑了光致抗蚀剂效应的 OPC 模型仿真出所 述扩大掩膜版， 从而生成所述扩大掩膜版的轮廓， 在所述 OPC 模型进行轮廓仿真时， 需要考 虑例如包括 MEEF 和 NILS 的敏感特性。这些都是本领域中公知的， 因而在此不进行详细描 述。 0043 但本发明所述仿真方法并不仅仅局限于上述实施例中的方法， 本发明还提供了另 外一种。

21、仿真方法， 在另一个实施例中， 利用简化光学曝光模型， 通过调节曝光参数进行轮廓 仿真。 本领域的技术人员可以用本领域常用的仿真系统进行两种模型的曝光参数设置从而 进行晶圆片电路图形的轮廓仿真。这些都是本领域中公知的， 因而在此不进行详细描述。 0044 所述步骤 4） 对所述修正掩膜版图形轮廓以及所述扩大掩膜版图形轮廓的 CD 进行 分析 ： 具体地， 分别测取所述修正掩膜版图形轮廓位置以及所述扩大掩膜版图形轮廓位置 的 CD， 并将所述修正掩膜版图形轮廓位置的 CD 和所述扩大掩膜版图形轮廓位置的 CD 进行 比较， 求其差值， 也即 CD 差值 -CD， 如图 4 所示。 0045 在本。

22、发明中所述 CD， 即所述修正掩膜版图形轮廓位置的 CD 值与扩大掩膜版图 形轮廓的 CD 的差值也就是所述修正掩膜版图形轮廓的 MEEF， 即通过所述分析可以得知 MEEF 的大小， 从而可以找到 MEEF 较大的区域。 0046 在找到 MEEF 较大的区域后执行步骤 5） 对所述 MEEF 超出晶片 CD 规格要求的区域 进行标记， 如图 5 所示。 0047 最后执行步骤 6） 制备进行了所述标记的掩膜版， 在制备所述掩膜版的期间同时进 行掩膜版的检测， 并对进行标记的区域进行特殊处理， 以保证光刻后晶圆上的 CD 误差满足 要求。具体地， 在本发明中所述的特殊处理是指对所述 MEEF。

23、 较高已经进行了标记的区域进 行严格的监控， 例如对所述区域进行测量， 检查该区域是否在误差允许范围之内， 如果能够 达到要求则可以作为掩膜版使用， 如果所述标记区域经测量达不到要求， 则需要对该掩膜 版做进一步的处理或者修改， 直至满足要求为止， 当然还可以通过其他方法对所述标记区 域进行监控， 并不局限于该方法。 0048 在对所述 MEEF 超出晶片 CD 规格要求的区域进行处理后， 再将所述掩膜版进行曝 光时， 所述晶圆片上的 MEEF 降低， 从而使 CD 误差降低， 得到目标图案， 同时消除图案、 电路 的失真。 0049 在本发明中在制备掩膜版的过程中包含 OPC 步骤， 在 O。

24、PC 步骤中引入一 MEEF 分析 步骤， 对所述器件的 MEEF 进行分析， 具体地， 首先对掩膜版进行 OPC 步骤， 然后将 OPC 后掩 膜版轮廓扩大 1nm， 对所述扩大的掩膜版进行仿真， 仿真后进行 MEEF 分析， 得到 OPC 掩膜版 的轮廓与扩大后 OPC 掩膜版的轮廓的 CD 差值， 所述 CD 差值即为 MEEF， 对所述 MEEF 高的区 域进行标记， 然后掩膜版制备过程中同时进行掩膜版的检测， 并对所述标记部分进行特殊 的处理， 处理后的掩膜版再进行曝光时， 能够使所述晶圆片上的 MEEF 降低， 从而使 CD 误差 降低， 得到目标图案， 同时消除图案、 电路的失真。

25、。 0050 本发明已经通过上述实施例进行了说明， 但应当理解的是， 上述实施例只是用于 举例和说明的目的， 而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人 员可以理解的是， 本发明并不局限于上述实施例， 根据本发明的教导还可以做出更多种的 变型和修改， 这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由 说 明 书 CN 103576444 A 6 5/5 页 7 附属的权利要求书及其等效范围所界定。 说 明 书 CN 103576444 A 7 1/3 页 8 图 1 图 2 图 3 说 明 书 附 图 CN 103576444 A 8 2/3 页 9 图 4 图 5 说 明 书 附 图 CN 103576444 A 9 3/3 页 10 图 6 说 明 书 附 图 CN 103576444 A 10 。