《一种集成于片上系统的CMOS射频功率放大器.pdf》由会员分享，可在线阅读，更多相关《一种集成于片上系统的CMOS射频功率放大器.pdf（17页珍藏版）》请在专利查询网上搜索。
1、(10)申请公布号 CN 103762948 A (43)申请公布日 2014.04.30 CN 103762948 A (21)申请号 201310724049.7 (22)申请日 2013.12.24 H03F 1/30(2006.01) H03F 1/02(2006.01) H03F 3/189(2006.01) H03F 3/20(2006.01) (71)申请人 芯原微电子 （上海） 有限公司 地址 201203 上海市浦东新区张江高科技园 区松涛路 560 号张江大厦 20A 申请人 芯原微电子 （北京） 有限公司 芯原微电子 （成都） 有限公司 芯原股份有限公司 (72)发明人 。
2、黄志忠 卫秦啸 苏杰 (74)专利代理机构 上海光华专利事务所 31219 代理人 李仪萍 (54) 发明名称 一种集成于片上系统的 CMOS 射频功率放大 器 (57) 摘要 本发明提供一种集成于片上系统的 CMOS 射 频功率放大器， 所述功率放大器集成于片上系统 SOC 中， 实现输出信号功率放大的功能 ； 所述功率 放大器包括偏置电路、 第一级放大电路、 第二级放 大电路及输出匹配电路。本发明的功率放大器采 用CMOS工艺实现， 很好地集成到SOC芯片中， 因此 能够单芯片实现功率控制和脉宽调制 （PWM） ； 与以 往分立元件或者 III-V 族化合物半导体实现的功 率放大器相比， 。
3、本发明的功率放大器具有双重功 率可调， 不需要单独的外部控制芯片， 大大节省了 应用系统的成本， 更方便了系统的调试 ； 并且本 发明的功率放大器具有多频段输出功率可调， 可 以广泛运用在从10MHz到1GHz范围内的多种应用 中。 (51)Int.Cl. 权利要求书 2 页 说明书 9 页 附图 5 页 (19)中华人民共和国国家知识产权局 (12)发明专利申请 权利要求书2页 说明书9页 附图5页 (10)申请公布号 CN 103762948 A CN 103762948 A 1/2 页 2 1. 一种集成于片上系统的 CMOS 射频功率放大器， 其特征在于， 至少包括 ： 偏置电路、 第。
4、 一级放大电路及第二级放大电路， 其中 ： 所述偏置电路的电流输入端与片上系统中带隙基准电路产生的与绝对温度成正比电 流连接， 两个输出端分别与所述第一级放大电路的第一输入端及第二级放大电路的第一输 入端连接， 用于提供偏置电压 ； 所述第一级放大电路的第二输入端与片上系统中的锁相环电路相连， 用于输入射频信 号 ； 第三输入端与片上系统中的微控制单元的输出相连， 用于输入脉宽调制信号 ； 第四输 入端与射频地连接 ； 输出端与第二级放大电路的第二输入端及第一电感的第一端相连 ； 所 述第一电感的第二端连接电源 ； 所述第二级放大器的第三输入端与片上系统中的数模转换器相连， 用于控制功率放大 。
5、器的增益 ； 第四输入端及第五输入端与片上系统的微控制单元相连， 分别用于输入 SWN 信 号和 SWP 信号， 用于控制功率放大器增益控制方式 ； 第六输入端与射频地连接 ； 输出端与输 出匹配电路的输入端及第二电感的第一端连接 ； 所述第二电感的第二端连接电源。 2. 根据权利要求 1 所述的集成于片上系统的 CMOS 射频功率放大器， 其特征在于 ： 所述 偏置电路通过数字控制位来调整其输出至所述第一级放大电路及第二级放大电路的偏置 电压。 3. 根据权利要求 1 所述的集成于片上系统的 CMOS 射频功率放大器， 其特征在于 ： 所述 第一级放大电路包括第一 NMOS 管、 第二 NM。
6、OS 管， 其中 ： 所述第一 NMOS 管的栅极与所述射频信号相连， 并与所述偏置电路相连用于输入偏置 电压 ； 源极与射频地连接， 漏极与所述第二 NMOS 管的源极相连 ； 所述第二 NMOS 管的栅极与脉宽调制信号连接 ； 漏极作为输出端与所述第一电感和所 述第二级放大电路连接。 4. 根据权利要求 3 所述的集成于片上系统的 CMOS 射频功率放大器， 其特征在于 ： 所 述第一 NMOS 管及第二 NMOS 管构成共源共栅结构， 所述第一 NMOS 管为输入器件， 所述第二 NMOS 管为共源共栅器件。 5. 根据权利要求 3 所述的集成于片上系统的 CMOS 射频功率放大器， 其。
7、特征在于 ： 所述 第一级放大电路还包括第一隔直电容及第一偏置电阻， 所述第一隔直电容连接于所述第一 NMOS 管的栅极与所述射频信号之间， 所述第一偏置电阻连接于所述第一 NMOS 管的栅极与 所述偏置电路之间。 6. 根据权利要求 1 所述的集成于片上系统的 CMOS 射频功率放大器， 其特征在于 ： 所述 第二级放大电路包括第三NMOS管、 第四NMOS管、 第一PMOS管、 传输门NMOS管、 传输门PMOS 管、 RC 电路， 其中 ： 所述传输门 NMOS 管的漏极与传输门 PMOS 管的漏极相连、 所述传输门 NMOS 管的源极与 传输门 PMOS 管的源极相连， 形成传输门电路。
8、 ； 所述第三 NMOS 管的栅极与所述第一级放大电路的输出端相连， 并与所述偏置电路相 连用于输入偏置电压 ； 源极与射频地连接， 漏极与所述第四 NMOS 管的源极相连 ； 所述第四 NMOS 管的栅极通过所述 RC 电路与所述传输门 NMOS 管及传输门 PMOS 管的 漏极连接， 漏极与所述第二电感和所述输出匹配电路连接 ； 所述传输门 NMOS 管的栅极连接 SWN信号， 所述传输门PMOS管的栅极连接SWP信号， 所述传输门NMOS管及传输门PMOS管的 权 利 要 求 书 CN 103762948 A 2 2/2 页 3 源极与所述数模转换器相连 ； 所述第一 PMOS 管的栅极。
9、连接所述 SWN 信号， 漏极与所述传输门 NMOS 管及传输门 PMOS 管的漏极相连， 源极连接电源。 7. 根据权利要求 6 所述的集成于片上系统的 CMOS 射频功率放大器， 其特征在于 ： 所述 第三 NMOS 管及第四 NMOS 管构成共源共栅结构， 所述第三 NMOS 管为输入管， 所述第四 NMOS 管为共源共栅器件。 8. 根据权利要求 6 所述的集成于片上系统的 CMOS 射频功率放大器， 其特征在于 ： 所述 第二级放大电路还包括第二隔直电容及第二偏置电阻， 所述第二隔直电容连接于所述第三 NMOS 管的栅极与所述第一级放大电路的输出端之间， 所述第二偏置电阻连接于所述第。
10、三 NMOS 管的栅极与所述偏置电路之间。 9.根据权利要求38任意一项所述的集成于片上系统的CMOS射频功率放大器， 其特 征在于 ： 各 NMOS 管及 / 或各 PMOS 管的耐压不小于 5.5V。 10. 根据权利要求 1 8 任意一项所述的集成于片上系统的 CMOS 射频功率放大器， 其 特征在于 ： 所述集成于片上系统的 CMOS 射频功率放大器采用 CMOS 工艺制作。 权 利 要 求 书 CN 103762948 A 3 1/9 页 4 一种集成于片上系统的 CMOS 射频功率放大器 技术领域 0001 本发明涉及应用于 SOC 中的多频段射频集成电路技术， 特别是涉及一种集成。
11、于片 上系统的 CMOS 射频功率放大器。 背景技术 0002 射频功率放大器位于发射机的后端， 用于放大信号并达到一定的输出功率。既可 以用在无线通信系统中， 将调制后的信号放大， 驱动天线， 实现无线通信。又可以用在有线 系统中， 驱动特定的工业控制系统， 比如本功率放大器就可应用在有线工业控制系统中， 驱 动发光等离子照明系统 （LEP lamp controller） 。 0003 近年来随着移动通信和工业控制技术的飞速发展， 越来越多电路系统被集成到一 颗芯片中， 片上系统技术越来越成熟。但是传统功率放大器核心部分多采用 III-V 族化合 物半导体制作， 这种功率放大器成本高， 难。
12、以与传统 CMOS 工艺集成到一起。并且传统功率 放大器要实现功率控制和调制需要第二块芯片和片外元件辅助完成， 这样就增加了系统的 复杂度和成本。传统的两级功率放大器如图 1 所示， 功率放大器两级的共栅管栅极直接接 至电源只是起到了高压保护的作用， 而随着 SOC 系统的日趋复杂和功能的不断扩大， 这种 连接方式已经很难满足日趋复杂的系统应用， 比如本次工业控制系统要求同时采用 PWM 控 制和多频段宽范围输出功率控制。 再者随着工作温度的升高传统功率放大器的输出功率也 会随着温度的升高而有较严重的损失。 0004 传统功率放大器在实现PWM控制时， 通常在射频信号的输入端， 将PWM控制信。
13、号与 射频输入信号相与， 将射频输入信号处理为 PWM 调制后的信号， 再送入功率放大器进行放 大。但是这种实现方法会导致如图 1 所示 NM1 晶体管在 PWM 调制为 0 的时候晶体管关断， 从而在 PWM 调制为从 0 到 1 的时候， 晶体管从关断到打开需要较长时间稳定， PWM 调制信号 边缘变得圆滑， 限制了切换速度。 0005 传统功率放大器在实现功率控制时， 通常采用 MOS 晶体管或者 BJT 晶体管控制功 率放大器漏极电压。这种功率控制方式一方面采用额外片外元件， 浪费 PCB 面积和成本， 另 一方面， 由于功率放大器输出电流很大， 造成 MOS 管或者 BJT 管上巨大。
14、的压降， 这样从总体 来说功率放大器的效率降低很多。 发明内容 0006 鉴于以上所述现有技术的缺点， 本发明的目的在于提供一种集成于片上系统的 CMOS 射频功率放大器， 用于解决现有技术中功率放大器的结构复杂、 制作成本高、 受温度影 响大、 输出功率低等问题。 0007 为实现上述目的及其他相关目的， 本发明提供一种集成于片上系统的 CMOS 射频 功率放大器， 至少包括 ： 偏置电路、 第一级放大电路及第二级放大电路， 其中 ： 0008 所述偏置电路的电流输入端与片上系统中带隙基准电路产生的与绝对温度成正 比电流连接， 两个输出端分别与所述第一级放大电路的第一输入端及第二级放大电路的。
15、第 说 明 书 CN 103762948 A 4 2/9 页 5 一输入端连接， 用于提供偏置电压 ； 0009 所述第一级放大电路的第二输入端与片上系统中的锁相环电路相连， 用于输入射 频信号 ； 第三输入端与片上系统中的微控制单元的输出相连， 用于输入脉宽调制信号 ； 第 四输入端与射频地连接 ； 输出端与第二级放大电路的第二输入端及第一电感的第一端相 连 ； 所述第一电感的第二端连接电源 ； 0010 所述第二级放大器的第三输入端与片上系统中的数模转换器相连， 用于控制功 率放大器的增益 ； 第四输入端及第五输入端与片上系统的微控制单元相连， 分别用于输入 SWN 信号和 SWP 信号，。
16、 用于控制功率放大器增益控制方式 ； 第六输入端与射频地连接 ； 输出 端与输出匹配电路的输入端及第二电感的第一端连接 ； 所述第二电感的第二端连接电源。 0011 作为本发明的集成于片上系统的 CMOS 射频功率放大器的一种优选方案， 所述偏 置电路通过数字控制位来调整其输出至所述第一级放大电路及第二级放大电路的偏置电 压。 0012 作为本发明的集成于片上系统的 CMOS 射频功率放大器的一种优选方案， 所述第 一级放大电路包括第一 NMOS 管、 第二 NMOS 管， 其中 ： 0013 所述第一 NMOS 管的栅极与所述射频信号相连， 并与所述偏置电路相连用于输入 偏置电压 ； 源极与。
17、射频地连接， 漏极与所述第二 NMOS 管的源极相连 ； 0014 所述第二 NMOS 管的栅极与脉宽调制信号连接 ； 漏极作为输出端与所述第一电感 和所述第二级放大电路连接。 0015 进一步地， 所述第一 NMOS 管及第二 NMOS 管构成共源共栅结构， 所述第一 NMOS 管 为输入器件， 所述第二 NMOS 管为共源共栅器件。 0016 进一步地， 所述第一级放大电路还包括第一隔直电容及第一偏置电阻， 所述第一 隔直电容连接于所述第一 NMOS 管的栅极与所述射频信号之间， 所述第一偏置电阻连接于 所述第一 NMOS 管的栅极与所述偏置电路之间。 0017 作为本发明的集成于片上系统。
18、的 CMOS 射频功率放大器的一种优选方案， 所述第 二级放大电路包括第三 NMOS 管、 第四 NMOS 管、 第一 PMOS 管、 传输门 NMOS 管、 传输门 PMOS 管、 RC 电路， 其中 ： 0018 所述传输门 NMOS 管的漏极与传输门 PMOS 管的漏极相连、 所述传输门 NMOS 管的源 极与传输门 PMOS 管的源极相连， 形成传输门电路 ； 0019 所述第三 NMOS 管的栅极与所述第一级放大电路的输出端相连， 并与所述偏置电 路相连用于输入偏置电压 ； 源极与射频地连接， 漏极与所述第四 NMOS 管的源极相连 ； 0020 所述第四 NMOS 管的栅极通过所述。
19、 RC 电路与所述传输门 NMOS 管及传输门 PMOS 管的漏极连接， 漏极与所述第二电感和输出匹配电路连接 ； 所述传输门 NMOS 管的栅极连接 SWN信号， 所述传输门PMOS管的栅极连接SWP信号， 所述传输门NMOS管及传输门PMOS管的 源极与所述数模转换器相连 ； 0021 所述第一 PMOS 管的栅极连接所述 SWN 信号， 漏极与所述传输门 NMOS 管及传输门 PMOS 管的漏极相连， 源极连接电源。 0022 进一步地， 所述第三 NMOS 管及第四 NMOS 管构成共源共栅结构， 所述第三 NMOS 管 为输入器件， 所述第四 NMOS 管为共源共栅器件。 0023 。
20、进一步地， 所述第二级放大电路还包括第二隔直电容及第二偏置电阻， 所述第二 说 明 书 CN 103762948 A 5 3/9 页 6 隔直电容连接于所述第三 NMOS 管的栅极与所述第一级放大电路的输出端之间， 所述第二 偏置电阻连接于所述第三 NMOS 管的栅极与所述偏置电路之间。 0024 作为本发明的集成于片上系统的 CMOS 射频功率放大器的一种优选方案， 各 NMOS 管及 / 或各 PMOS 管的耐压不小于 5.5V。 0025 作为本发明的集成于片上系统的 CMOS 射频功率放大器的一种优选方案， 所述集 成于片上系统的 CMOS 射频功率放大器采用 CMOS 工艺制作。 0。
21、026 如上所述， 本发明提供一种集成于片上系统的 CMOS 射频功率放大器， 至少包括 ： 偏置电路、 第一级放大电路、 第二级放大电路、 输出匹配电路、 第一电感及第二电感， 其中 ： 所述偏置电路的电流输入端与片上系统中带隙基准电路产生的与绝对温度成正比电流连 接， 两个输出端分别与所述第一级放大电路的第一输入端及第二级放大电路的第一输入端 连接， 用于提供偏置电压 ； 所述第一级放大电路的第二输入端与片上系统中的锁相环电路 相连， 用于输入射频信号 ； 第三输入端与片上系统中的微控制单元的输出相连， 用于输入脉 宽调制信号 ； 第四输入端与射频地连接 ； 输出端与第二级放大电路的第二输。
22、入端及第一电 感的第一端相连 ； 所述第一电感的第二端连接电源 ； 所述第二级放大器的第三输入端与片 上系统中的数模转换器相连， 用于控制功率放大器的增益 ； 第四输入端及第五输入端与片 上系统的微控制单元相连， 分别用于输入SWN信号和SWP信号， 用于控制功率放大器增益控 制方式 ； 第六输入端与射频地连接 ； 输出端与所述输出匹配电路的输入端及第二电感的第 一端连接 ； 所述第二电 感的第二端连接电源。本发明具有以下有益效果 ： 0027 第一， 实现了单芯片的PWM脉冲宽度和DAC幅度的双控制方式， 提高了功率放大器 的效率。本发明两级放大器的功率晶体管采用了共源共栅结构， 并通过 R。
23、C 网络实现了 MCU 脉冲宽度 （PWM） 和片上 DAC 幅度的双控制方式， 实现了在有线工业控制系统中的应用， 如用 于驱动发光等离子照明系统 （LEP lamp controller） 等。 0028 第二， 实现了输出功率的数字化控制， 通过偏置电压控制与 DAC 幅度控制相结合 方式， 能够实现很宽的功率调节范围和精细的效率优化 ； 本发明对两级放大器的偏置电压 进行了数字量化， 通过数字控制位从 “0000” 到 “1111” 的变化， 控制输出功率的变化 ； 并通 过与 SOC 片上 DAC 的幅度控制结合， 可以实现对功率放大器在输出功率范围和工作效率上 进行精细的调节和最优。
24、的配置。 0029 第三， 实现了在高温下功率放大器的功率补偿 ； 通过引入带隙基准中的与绝对温 度成正比的电流 （IPTAT） ， 产生了与绝对温度成正比的可调节的偏置电压， 当温度升高时偏 置电压也随温度升高， 从而补偿了在高温下由于器件性能下降引起的功率损失问题。 0030 第四， 所述功率放大器由于第一级放大级与第二级放大级偏置电压独立可控， 并 且射频扼流电感 (L1， L2) 和输出匹配电路在芯片外部可调， 因此可以根据使用频段， 通过 联合调整功率放大器的偏置电压和片外电感与匹配元件， 可以实现功率放大器在 10MHz 1GHz 内工作， 并且典型输出功率达到 24dBm， 饱和。
25、功率输出效率达到 60%。 附图说明 0031 图 1 显示为传统两级射频功率放大器的电路结构示意图。 0032 图 2 显示为本发明的集成于片上系统的 CMOS 射频功率放大器所采用的片上系统 SOC 简化框图。 说 明 书 CN 103762948 A 6 4/9 页 7 0033 图 3 显示为本发明的集成于片上系统的 CMOS 射频功率放大器的结构示意图。 0034 图 4 显示为本发明的集成于片上系统的 CMOS 射频功率放大器第一级放大电路的 电路结构图。 0035 图 5 显示为本发明的集成于片上系统的 CMOS 射频功率放大器第二级放大电路的 电路结构图。 0036 图 6 显。
26、示为本发明的集成于片上系统的 CMOS 射频功率放大器的片上 VDAC 控制和 传统功率放大器片外控制的 EDA 仿真结果图。 0037 图 7 显示为本发明的集成于片上系统的 CMOS 射频功率放大器 VPWM 控制信号与输 出功率信号的时域 EDA 仿真结果图。 0038 元件标号说明 0039 具体实施方式 0040 以下通过特定的具体实例说明本发明的实施方式， 本领域技术人员可由本说明书 所揭露的内容轻易地了解本发明的其他优点与功效。 本发明还可以通过另外不同的具体实 施方式加以实施或应用， 本说明书中的各项细节也可以基于不同观点与应用， 在没有背离 本发明的精神下进行各种修饰或改变。。
27、 说 明 书 CN 103762948 A 7 5/9 页 8 0041 请参阅图 2 图 7。需要说明的是， 本实施例中所提供的图示仅以示意方式说明 本发明的基本构想， 遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数 目、 形状及尺寸绘制， 其实际实施时各组件的型态、 数量及比例可为一种随意的改变， 且其 组件布局型态也可能更为复杂。 0042 本发明所采用的片上系统SOC的结构如图2所示， 所述片上系统SOC包括 ： 微控制 单元 MCU、 带隙基准电路 BG、 数模转换器 DAC、 电源模块 DCDC、 锁相环电路 PLL 及功率 放大 器 PA。 0043 如图 3 图 。
28、7 所示， 本实施例提供一种集成于片上系统的 CMOS 射频功率放大器， 至少包括 ： 偏置电路 10、 第一级放大电路 20 及第二级放大电路 30， 其中 ： 0044 所述偏置电路10的电流输入端与片上系统中带隙基准电路BG产生的与绝对温度 成正比电流IPTAT连接， 两个输出端分别与所述第一级放大电路20的第一输入端和第二级 放大电路 30 的第一输入端连接， 用于提供偏置电压 VGS1 及 VGS2。 0045 所述偏置电路 10 的输入的电流 IBIAS 为 SOC 中带隙基准电路 BG 产生的与绝对温 度成正比电流 IPTAT， 因此可以在高温下用更大的偏置电流来弥补功率放大器增。
29、益降低。 0046 如图 4 所示， 所述第一级放大电路 20 的第二输入端与片上系统中的锁相环电路 PLL 相连， 用于输入射频信号 RFIN1 ； 第三输入端与片上系统中的微控制单元 MCU 的输出 相连， 用于输入脉宽调制 PWM 信号 ； 第四输入端与射频地连接 DRVGND ； 输出端输出 DRVOUT 信号与第二级放大电路 30 的第二输入端及第一电感 L1 的第一端相连， 用于输入射频信号 RFIN2 ； 所述第一电感 L2 的第二端连接电源 ； 0047 具体地， 所述第一级放大电路 20 包括第一 NMOS 管 NM1、 第二 NMOS 管 NM2， 所述第 一 NMOS 管。
30、 NM1 及第二 NMOS 管 NM2 构成共源共栅结构， 第一 NMOS 管 NM1 为输入器件， 第二 NMOS 管 NM2 为共源共栅器件， 其中 ： 0048 所述第一 NMOS 管 NM1 的栅极与所述射频信号相连， 并与所述偏置电路 10 相连用 于输入偏置电压 ； 源极与射频地连接， 漏极与所述第二 NMOS 管 NM2 的源极相连 ； 0049 所述第二NMOS管NM2的栅极与脉宽调制信号连接 ； 漏极作为输出端与所述第一电 感和所述第二级放大电路 30 连接。 0050 进一步地， 所述第一级放大电路20还包括第一隔直电容C1及第一偏置电阻R1， 所 述第一隔直电容 C1 连。
31、接于所述第一 NMOS 管 NM1 的栅极与所述射频信号之间， 所述第一偏 置电阻 R1 连接于所述第一 NMOS 管 NM1 的栅极与所述偏置电路 10 之间。 0051 另外， 在本实施例中， 所述第一级放大电路20的各元件可以采用CMOS工艺集成于 片上系统 SOC 中， 并且， 所述第一 NMOS 管 NM1、 第二 NMOS 管 NM2 的耐压为不小于 5.5V。 0052 如图 5 所示， 所述第二级放大器的第三输入端与片上系统中的数模转换器 DAC 相 连， 用于输入 VDAC 信号， 以控制功率放大器的增益 ； 第四输入端及第五输入端与片上系统 的微控制单元相连， 分别用于输入。
32、 SWN 信号和 SWP 信号， 用于控制功率放大器增益控制方 式， 具体表现为 ： 当 SWP 信号为低电平， SWN 信号为高电平时传输门导通， 此时可通过数模转 换器 DAC 来控制功率放大器的增益 ； 第六输入端与射频地 GNDPA 连接 ； 输出端与输出匹配 电路40的输入端及第二电感的第一端连接， 用于输出PAOUT信号 ； 所述第二电感L2的第二 端连接电源。 0053 具体地， 所述第二级放大电路30包括第三NMOS管NM3、 第四NMOS管NM4、 第一PMOS 说 明 书 CN 103762948 A 8 6/9 页 9 管 PM1、 传输门 NMOS 管 NM5、 传输门。
33、 PMOS 管 PM5、 RC 电路， 所述第三 NMOS 管 NM3 及第四 NMOS 管 NM4 构成共源共栅结构， 所述第三 NMOS 管 NM3 为输入管， 所述第四 NMOS 管 NM4 为共源共 栅器件， 其中 ： 0054 所述传输门NMOS管NM5的漏极与传输门PMOS管PM5的漏极相连、 所述传输门NMOS 管 NM5 的源极与传输门 PMOS 管 PM5 的源极相连， 形成传输门电路 ； 0055 所述第三 NMOS 管 NM3 的栅极与所述第一级放大电路 20 的输出端相连， 并与所述 偏置电路10相连用于输入偏置电压 ； 源极与射频地连接， 漏极与所述第四NMOS管NM。
34、4的源 极相连 ； 0056 所述第四NMOS管NM4的栅极通过所述RC电路与所述传输门NMOS管NM5及传输门 PMOS 管 PM5 的漏极连接， 漏极与所述第二电感和所述输出匹配电路连接 ； 所述传输门 NMOS 管NM5的栅极连接SWN信号， 所述传输门PMOS管PM5的栅极连接SWP信号， 所述传输门NMOS 管 NM5 及传输门 PMOS 管 PM5 的源极与所述数模转换器相连 ； 0057 所述第一 PMOS 管 PM1 的栅极连接所述 SWN 信号， 漏极与所述传输门 NMOS 管 NM5 及传输门 PMOS 管 PM5 的漏极相连， 源极连接电源。 0058 进一步地， 所述第。
35、二级放大电路 30 还包括第二隔直电容 C2 及第二偏置电阻 R2， 所述第二隔直电容 C2 连接于所述第三 NMOS 管 NM3 的栅极与所述第一级放大电路 20 的输 出端之间， 所述第二偏置电阻 R2 连接于所述第三 NMOS 管 NM3 的栅极与所述偏置电路 10 之 间。 0059 另外， 在本实施例中， 所述第二级放大电路30的各元件可以采用CMOS工艺集成于 片上系统 SOC 中， 并且， 所述第三 NMOS 管 NM3、 第四 NMOS 管 NM4、 第一 PMOS 管 PM1、 传输门 NMOS 管 NM5 及传输门 PMOS 管 PM5 的耐压为不小于 5.5V。 0060。
36、 所述功率放大器的偏置电路 10 通过数字控制位来调整其输出至所述第一级放大 电路 20 及第二级放大电路 30 的偏置电压， 当数字控制位从 0000 1111 时， 功率输出相应 从低到高， 当数字控制位从 1111 0000 时， 则功率输出相应从高到低。 0061 通过联合改变功率放大器的偏置电压的第一级放大电路 20 及第二级放大电路 30 的数字控制位 （VGS1_CONTROL、 VGS2_CONTROL） ， 可以实现输出功率在较大范围 内的控制。当功率放大器两级偏置控制位设置为 “0000” 时， 功率放大器输出最小功率 ； 当 功率放大器两级偏置控制位设置为 “1111” 。
37、时， 功率放大器输出最大功率。所述第一级放大 电路 20 及第二级放大电路 30 偏置控制位可以分别设置来满足输出功率的要求， 根据不同 的应用要求来优化设置控制位可以达到高效率的应用。 并且产生偏置电压的电流是来自于 片上带隙 基准提供的可调节的与绝对温度成正比的电流 （IPTAT） ， 这样在高温应用中就补 偿了由于温度引起的输出功率降低问题。第一级放大电路 20 及第二级放大电路 30 偏置控 制位具有十六种状态， 如下表所示。 0062 序列VGS1_CONTROLVGS2_CONTROL 100000000 200010001 300100010 400110011 50100010。
38、0 601010101 说 明 书 CN 103762948 A 9 7/9 页 10 701100110 801110111 910001000 1010011001 1110101010 1210111011 1311001100 1411011101 1511101110 1611111111 0063 所述功率放大器的第二级放大电路 30 的 VDAC 信号， 通过与 SOC 系统中的数模转 换器 DAC 相连接， 经反馈机制调节数模转换器 DAC 的输出并通过 RC 电路连接到第四 NMOS 管 NM4 来控制输出功率。图 6 所示为本发明的功率放大器片上 VDAC 控制和传统功率放。
39、大 器片外控制的 EDA 仿真结果。通过仿真结果可以看出， 片上 DAC 的输出幅度对功率放大器 输出功率可以进行很宽范围的调节， 并且功率放大器的输出功率调节精度是随着 DAC 精度 的提高而提高。由图 6 可见传统的功率控制方式其效率明显低于本发明的控制方式。 0064 所述功率放大器的第一级放大电路 20 中的第二 NMOS 管 NM2 与片上系统 SOC 中的 微控制单元 MCU 的输出相连， 用于输入片上系统中微控制单元 MCU 产生的 PWM 脉宽调制信 号， 以实现输出功率信号的 PWM 调制。图 7 所示为 PWM 脉宽调制信号与输出功率信号 的时 域仿真波形。从仿真波形中可以。
40、看到， PWM 脉宽信号通过控制所述第一级放大电路 20 中的 第二 NMOS 管 NM2， 可以快速在开关状态切换。 0065 本实施例的集成于片上系统的 CMOS 射频功率放大器的功率控制原理如下 ： 0066 第一， 控制和补偿功率晶体管 （第一 NMOS 管 NM1 及第三 NMOS 管 NM3） 偏置电压大 小 ： 如图 3 所示， 通过改变所述第一级放大电路 20 及第二级放大电路 30 的偏置电压 VGS1 和VGS2， 以控制第一NMOS管NM1及第三NMOS管NM3的直流工作电流， 从而改变了功率放大 器两级的增益， 使得功率放大器输出功率可调。传统功率放大器存在高温下功率损。
41、失的问 题， 主要由于在高温下器件的性能下降所致。本发明在偏置电路 10 中引入了与绝对温度成 正比 （PTAT） 的带隙基准电流， 使得随着温度的升高偏置电压也相应提高来补偿在高温下功 率放大器的功率损耗问题。 0067 第二， 控制功率放大器的第一级放大电路 20 的第二 NMOS 管 NM2 的栅极电压占空 比 ： 如图4所示， 片上系统中的微控制单元MCU输出的PWM调制信号通过与功率放大器的第 一级放大电路 20 的第二 NMOS 管 NM2 相连来实现功率放大器输出的 PWM 调制。功率放大器 的第一级放大电路 20 的第二 NMOS 管 NM2 通过开通和关断来实现该调制。与传统。
42、 PWM 调制 对输入的射频信号进行控制相比， 本功率放大器实现 PWM 控制的方法由于只是改变了第二 NMOS 管 NM2 的栅极电压， 也就等同于开关第一 NMOS 管 NM1 的漏电压， 因此可以实现快速切 换。并且这种 PWM 实现方式不需要在射频链路上加入更多的逻辑， 简化了电路结构， 增强了 可靠性。图 7 所示为 PWM 信号 VPWM 与输出功率信号的时域仿真波形。 0068 第三， 控制功率放大器的第二级放大电路 30 的第四 NMOS 管 NM4 的栅极电压幅度 ： 如图 5 所示， 片上系统的数模转换器 DAC 的输出通过 RC 电路连接到功率放大器的第二级放 大电路 3。
43、0 的第四 NMOS 管 NM4 的栅极。通过控制第二级放大电路 30 的第四 NMOS 管 NM4 的 阻抗来实现输出功率的控制。 图6显示为本发明的功率放大器片上VDAC控制和传统功率放 说 明 书 CN 103762948 A 10 8/9 页 11 大器片外控制的 EDA 仿真结果。从仿真结果来看片上 DAC 对输出功率的控制呈现非线性， 这个非线性过程与第四 NMOS 管 NM4 的工作状态相关， 因为第四 NMOS 管 NM4 在一个信号周 期内经历了从线性区到饱和区的变化。这种控制方式随着 DAC 的精度提高， 功率放大器的 输出功率可以达到很高精度和很宽的调节范围。由图 6 可。
44、见传统的功率控制方式其效率明 显低于本发明的控制方式。 0069 单独使用偏置电压控制或者 DAC 幅度控制， 输出功率的变化幅度和功率放大器的 效率优化上都会有限。结合二者可以使得功率放大器有较大的功率调节范围， 同时也可以 对功率放大器的效率进行最优化设置。采用两级放大结构， 不仅解决了输入信号驱动能力 不足的问题， 同时也实现了 PWM 控制和 DAC 幅度控制的双控制方式。与传统的功率控制技 术相比， 采用 本功率放大器功率控制方式可以简化片外元件， 减小 PCB 面积， 并且在控制 中可以实现高效率和宽调节范围的优点。 0070 如上所述， 本发明提供一种集成于片上系统的 CMOS 。
45、射频功率放大器， 至少包括 ： 偏置电路10、 第一级放大电路20、 第二级放大电路30、 输出匹配电路40、 第一电感及第二电 感， 其中 ： 所述偏置电路 10 的电流输入端与片上系统中带隙基准电路产生的与绝对温度成 正比电流连接， 两个输出端分别与所述第一级放大电路 20 的第一输入端及第二级放大电 路30的第一输入端连接， 用于提供偏置电压 ； 所述第一级放大电路20的第二输入端与片上 系统中的锁相环电路相连， 用于输入射频信号 ； 第三输入端与片上系统中的微控制单元的 输出相连， 用于输入脉宽调制信号 ； 第四输入端与射频地连接 ； 输出端与第二级放大电路 30 的第二输入端及第一电。
46、感的第一端相连 ； 所述第一电感的第二端连接电源 ； 所述第二级 放大器的第三输入端与片上系统中的数模转换器相连， 用于控制功率放大器的增益 ； 第四 输入端及第五输入端与片上系统的微控制单元相连， 分别用于输入SWN信号和SWP信号， 用 于控制功率放大器增益控制方式 ； 第六输入端与射频地连接 ； 输出端与所述输出匹配电路 40 的输入端及第二电感的第一端连接 ； 所述第二电感的第二端连接电源。本发明具有以下 有益效果 ： 0071 第一， 实现了单芯片的PWM脉冲宽度和DAC幅度的双控制方式， 提高了功率放大器 的效率。本发明两级放大器的功率晶体管采用了共源共栅结构， 并通过 RC 网络。
47、实现了 MCU 脉冲宽度 （PWM） 和片上 DAC 幅度的双控制方式， 实现了在有线工业控制系统中的应用， 如用 于驱动发光等离子照明系统 （LEP lamp controller） 等。 0072 第二， 实现了输出功率的数字化控制， 通过偏置电压控制与 DAC 幅度控制相结合 方式， 能够实现很宽的功率调节范围和精细的效率优化 ； 本发明对两级放大器的偏置电压 进行了数字量化， 通过数字控制位从 “0000” 到 “1111” 的变化， 控制输出功率的变化 ； 并通 过与 SOC 片上 DAC 的幅度控制结合， 可以实现对功率放大器在输出功率范围和工作效率上 进行精细的调节和最优的配置。。
48、 0073 第三， 实现了在高温下功率放大器的功率补偿 ； 通过引入带隙基准中的与绝对温 度成正比的电流 （IPTAT） ， 产生了与绝对温度成正比的可调节的偏置电压， 当温度升高时偏 置电压也随温度升高， 从而补偿了在高温下由于器件性能下降引起的功率损失问题。 0074 第四， 所述功率放大器由于第一级放大级与第二级放大级偏置电压独立可控， 并 且射频扼流电感 (L1， L2) 和输出匹配电路在芯片外部可调， 因此可以根据使用频段， 通过 联合调整功率放大器的偏置电压和片外电感与匹配元件， 可以实现功率放大器在 10MHz 说 明 书 CN 103762948 A 11 9/9 页 12 1。
49、GHz内工作， 并且典型输出功率达到24dBm， 饱和功率输出效率达到60%。 所以， 本发明有效 克服了 现有技术中的种种缺点而具高度产业利用价值。 0075 上述实施例仅例示性说明本发明的原理及其功效， 而非用于限制本发明。任何熟 悉此技术的人士皆可在不违背本发明的精神及范畴下， 对上述实施例进行修饰或改变。因 此， 举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完 成的一切等效修饰或改变， 仍应由本发明的权利要求所涵盖。 说 明 书 CN 103762948 A 12 1/5 页 13 图 1 图 2 说 明 书 附 图 CN 103762948 A 13 2/5 页 14 图 3 说 明 书 附 图 CN 103762948 A 14 3/5 页 15 图 4 说 明 书 附 图 CN 103762948 A 15 4/5 页 16 图 5 说 明 书 附 图 CN 103762948 A。